[发明专利]一种图形制作方法、阵列基板及显示装置有效
申请号: | 201510062159.0 | 申请日: | 2015-02-05 |
公开(公告)号: | CN104617041B | 公开(公告)日: | 2018-06-26 |
发明(设计)人: | 苗青;吴俊 | 申请(专利权)人: | 京东方科技集团股份有限公司;北京京东方显示技术有限公司 |
主分类号: | H01L21/77 | 分类号: | H01L21/77;H01L27/12;G02F1/1337 |
代理公司: | 北京银龙知识产权代理有限公司 11243 | 代理人: | 许静;黄灿 |
地址: | 100015 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种图形制作方法阵列基板、显示装置,涉及显示领域。其中,方法包括:在所述绝缘层上刻蚀出与所述功能图案相同的凹槽结构,所述凹槽结构的厚度小于所述绝缘层的厚度;在刻蚀有所述凹槽结构的基板上形成待刻蚀为功能图案的图案层;刻蚀非凹槽结构上的所述图案层,得到由保留在所述凹槽结构上的图案层形成的所述功能图案。本发明的方案能够有效减少绝缘层上形成的功能图案的凸起,使像素区域的边缘附近更加平坦,从而提高了PI薄膜的摩擦工艺,避免发生漏光现象。 | ||
搜索关键词: | 凹槽结构 功能图案 绝缘层 刻蚀 图案层 图形制作 显示装置 阵列基板 漏光现象 摩擦工艺 像素区域 有效减少 非凹槽 基板 凸起 平坦 保留 | ||
【主权项】:
1.一种图形制作方法,用于在最上层为绝缘层的基板上形成半导体层图案和源漏电极图案,其特征在于,所述图形制作方法包括:在基板的绝缘层刻蚀出半导体层图案的第一凹槽结构;在刻蚀有第一凹槽结构的绝缘层上,按照源漏电极图案继续进行刻蚀,得到第二凹槽结构的绝缘层;其中,所述第一凹槽刻蚀工艺的刻蚀厚度+所述第二凹槽刻蚀工艺的刻蚀厚度<所述绝缘层的厚度;沉积半导体层;沉积源漏电极金属层;通过一次制图工艺刻蚀掉非凹槽结构上的源漏电极金属层和半导体层,从而一次直接制作出半导体图案和源漏电极图案。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司;北京京东方显示技术有限公司,未经京东方科技集团股份有限公司;北京京东方显示技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510062159.0/,转载请声明来源钻瓜专利网。
- 上一篇:测试键结构及其形成方法
- 下一篇:晶圆级封装方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造