[发明专利]一种半速率随机数据相位检测电路

摘要

本发明涉及一种半速率随机数据相位检测电路，通过综合鉴相器和电荷泵的功能，相位检测电路工作在半速率时钟状态下，根据输入数据和时钟的相位关系，产生相应的控制电压值。本发明提出的一种半速率随机数据相位检测电路应用于延时锁相环结构的时钟数据恢复电路中，优化的相位检测电路使时钟数据恢复电路工作在半速率时钟条件下，简化了电路设计复杂度和功率消耗。相位检测电路综合鉴相器和电荷泵的功能，并且全部采用数字逻辑单元实现，降低了整个时钟数据恢复电路的硬件实现代价。

主权项

一种半速率随机数据相位检测电路，其特征在于，包括：第一NMOS晶体管Mn1、第二NMOS晶体管Mn2、第一PMOS晶体管Mp1、第二PMOS晶体管Mp2、20ps延时单元Dly_1、20ps延时单元Dly_2、异或门xor、同或门nxor、反相器inv1、反相器inv2；其中，所述20ps延时单元Dly_1的输入端接输入数据data；所述20ps延时单元Dly_1的输出端接延时数据Dd；所述异或门xor的两个输入端分别接输入数据data和延时数据Dd；所述反相器inv1的输入端接异或门xor的输出端；所述第一NMOS晶体管Mn1的栅极接90°相位时钟clkq+；所述第一NMOS晶体管Mn1的漏极接所述异或门xor的输出端；所述第一NMOS晶体管Mn1的源极接地电平；所述第二PMOS晶体管Mp2的栅极接所述反相器inv1的输出端；所述第二PMOS晶体管Mp2的源极接输入时钟clk；所述第二PMOS晶体管Mp2的漏极接控制电压Vc；所述20ps延时单元Dly_2的输入端接输入数据data；所述20ps延时单元Dly_2的输出端接延时数据Dd；所述同或门nxor的两个输入端分别接输入数据data和延时数据Dd；所述反相器inv2的输入端接同或门nxor的输出端；所述第一PMOS晶体管Mp1的栅极接270°相位时钟clkq‑；所述第一PMOS晶体管Mp1的漏极接所述同或门nxor的输出端；所述第一PMOS晶体管Mp1的源极接电源电压VDD；所述第二NMOS晶体管Mn2的栅极接所述反相器inv2的输出端；所述第二NMOS晶体管Mn2的源极接输入时钟clk；所述第二NMOS晶体管Mn2的漏极接所述控制电压Vc。