[发明专利]两次沟槽型超级结器件的对准标记制造方法有效
申请号: | 201510067905.5 | 申请日: | 2015-02-10 |
公开(公告)号: | CN104658889B | 公开(公告)日: | 2017-10-24 |
发明(设计)人: | 斯海国 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L23/544 |
代理公司: | 上海浦一知识产权代理有限公司31211 | 代理人: | 郭四华 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种两次沟槽型超级结器件的对准标记制造方法,包括如下步骤步骤一、提供外延硅片。步骤二、采用第一层光罩同时定义出位于有源区和对准标记区域的第一和二深沟槽的图案,第二深沟槽的宽度大于第一深沟槽的宽度。步骤三、采用干法刻蚀工艺进行刻蚀同时形成第一和二深沟槽。步骤四、进行第一次外延填充将第一深沟槽完全填充并在第二深沟槽顶部形成第一凹槽。步骤五、进行第二次外延生长并在第二深沟槽的正上方表面形成由凹槽组成的对准标记。本发明能提高双外延层后的对准标记信号强度以及能降低制造成本。 | ||
搜索关键词: | 两次 沟槽 超级 器件 对准 标记 制造 方法 | ||
【主权项】:
一种两次沟槽型超级结器件的对准标记制造方法,其特征在于,包括如下步骤:步骤一、提供一在顶部形成有第一硅外延层的外延硅片;步骤二、采用第一层光罩同时定义出位于有源区中的第一深沟槽的图案和位于对准标记区域的第二深沟槽的图案,所述有源区为用于形成超级结器件的区域,所述对准标记区域为用于形成对准标记;所述第一深沟槽包括多个并和所述第一深沟槽之间的所述第一硅外延层形成交替排列结构;所述第二深沟槽包括至少一个,所述第二深沟槽的宽度大于所述第一深沟槽的宽度;步骤三、采用干法刻蚀工艺对所述第一硅外延层进行刻蚀同时形成所述第一深沟槽和所述第二深沟槽,利用不同宽度的深沟槽刻蚀的微负载效应使刻蚀后所述第二深沟槽的深度大于所述第一深沟槽的深度;步骤四、进行第一次外延填充,所述第一次外延填充将所述第一深沟槽完全填充,所述第一次外延填充未将所述第二深沟槽填满并在所述第二深沟槽顶部形成第一凹槽;由填充于所述第一深沟槽中的所述第一次外延和所述第一深沟槽之间的所述第一硅外延层形成位于所述第一硅外延层中的P型薄层和N型薄层交替排列结构;步骤五、进行第二次外延生长形成第二硅外延层,在所述第二深沟槽的正上方的所述第二硅外延层的表面处形成有第二凹槽,所述第二凹槽随着所述第一凹槽的轮廓变化,由所述第二凹槽作为所述对准标记;步骤六、以所述第二凹槽作为所述对准标记在所述第二硅外延层中进行光刻刻蚀形成第三深沟槽,所述第三深沟槽和所述第一深沟槽对准;步骤七、在所述第三深沟槽中填充外延层,由填充于所述第三深沟槽中的外延层和所述第三深沟槽之间的所述第二硅外延层形成位于所述第二硅外延层中的P型薄层和N型薄层交替排列结构;位于所述第一硅外延层中的P型薄层和位于所述第二硅外延层中的P型薄层叠加在一起、位于所述第一硅外延层中的N型薄层和位于所述第二硅外延层中的N型薄层叠加在一起形成位于整个所述第一硅外延层和所述第二硅外延层中的P型薄层和N型薄层交替排列结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510067905.5/,转载请声明来源钻瓜专利网。
- 上一篇:低界面态器件及其制造方法
- 下一篇:灯具的高压气体放电光源
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造