[发明专利]薄的堆叠封装有效
申请号: | 201510078454.5 | 申请日: | 2015-02-12 |
公开(公告)号: | CN104952840B | 公开(公告)日: | 2019-05-07 |
发明(设计)人: | 李相龙 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | H01L23/538 | 分类号: | H01L23/538;H01L25/18 |
代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 吕俊刚;刘久亮 |
地址: | 韩国*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种薄的堆叠封装。本发明的一种堆叠封装包括:基板本体层,其具有上表面和下表面;第一电路图案,其设置在所述基板本体层的下表面上;第二电路图案,其设置在所述基板本体层的上表面上;第一半导体芯片,其包括第一凸块;以及第二半导体芯片,其包括第二凸块。所述第一凸块延伸穿过所述基板本体层,以电耦接到所述第一电路图案,并且所述第二凸块延伸经过所述第一半导体芯片的侧壁,以电耦接到所述第二电路图案。所述第二半导体芯片被堆叠在所述第一半导体芯片上。 | ||
搜索关键词: | 半导体芯片 电路图案 基板本体 凸块 堆叠封装 上表面 下表面 电耦 延伸穿过 侧壁 堆叠 延伸 | ||
【主权项】:
1.一种堆叠封装,该堆叠封装包括:基板,该基板包括第一电路图案和位于与所述第一电路图案不同水平高度的第二电路图案;第一半导体芯片,该第一半导体芯片包括电耦接到所述第一电路图案的第一凸块;以及第二半导体芯片,该第二半导体芯片包括电耦接到所述第二电路图案的第二凸块,其中,所述第二半导体芯片被堆叠在所述第一半导体芯片的与所述基板相反的表面上,并且所述第二凸块延伸经过所述第一半导体芯片的侧壁,其中,所述第二半导体芯片的长度以相对于所述第一半导体芯片的长度垂直的配置方式来堆叠,以与所述第一半导体芯片交叉或者提供阶梯结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510078454.5/,转载请声明来源钻瓜专利网。
- 上一篇:通行时长分配方法及装置
- 下一篇:一种连接切换方法、装置及系统