[发明专利]带有自对准接触增强型插头的高密度MOSFET阵列及其制备方法

摘要

半导体衬底包含外延区、本体区和源极区；一个交叉氮化物压盖‑有源沟槽栅极堆栈（ANCTGS）和自引导接触增强型插头（SGCEP）设置在半导体衬底上方，并且部分嵌入在源极区、本体区和外延区中，构成沟槽栅极MOSFET阵列。每个氮化物压盖‑有源沟槽栅极堆栈都包含一个多晶硅沟槽栅极堆栈，嵌入在栅极氧化物壳中，以及一个氮化硅垫片盖，覆盖多晶硅沟槽栅极顶部；每个自引导接触增强型插头都包含一个底部紧密接触增强部分（ICES），准确定位至其附近的氮化物压盖‑有源沟槽栅极堆栈；一个顶部远端接触增强部分（DCES），具有一个横向相对于邻近氮化物压盖‑有源沟槽栅极堆栈的定位偏差；以及一个中间锥形过渡段（TTS）位于底部紧密接触增强部分和顶部远末端接触增强部分之间，并且桥接底部紧密接触增强部分和顶部远末端接触增强部分；一个在MOSFET阵列上方的带图案的电介质区上方的带图案的金属层，通过自引导接触增强型插头构成子引导的源极和本体接头。

主权项

一种高密度沟槽栅极MOSFET阵列，其特征在于，用X‑Y‑Z笛卡尔坐标系表示，X‑Y平面平行于其主半导体芯片平面，包含：一个平行于X‑Y平面的半导体衬底，在X‑Y平面中半导体衬底被分成一个MOSFET阵列区以及一个栅极接触区；其中MOSFET阵列区包含：一个外延层，包含一个外延区覆盖在半导体衬底上方，本体区覆盖在外延区上方，源极区覆盖在本体区上方，形成在外延层的顶面；氮化物压盖‑有源沟槽栅极堆栈和自引导接触增强型插头的一个阵列，该阵列设置在外延层的顶部上方，并且部分嵌入在源极区、本体区以及外延区中，构成沟槽栅极MOSFET阵列，其中每个氮化物压盖‑有源沟槽栅极堆栈包含：一个嵌入在栅极氧化物壳中的多晶硅沟槽栅极；一个氮化硅压盖，覆盖露出在外延层顶面上方的多晶硅沟槽栅极顶部侧面，沿X‑Y平面水平定位到栅极氧化物壳；并且每个自引导接触增强型插头都包含：一个底部紧密接触增强部分，其沿X‑Y平面与相邻的氮化物压盖‑有源沟槽栅极堆栈准确定位；一个在底部紧密接触增强部分上的顶部远端接触增强部分，所述的顶部远端接触增强部分沿X‑Y平面相对于相邻的氮化物压盖‑有源沟槽栅极堆栈具有一个横向的定位偏差；以及一个中间梯形过渡段位于底部紧密接触增强部分和顶部远端接触增强部分之间，并且桥接底部紧密接触增强部分和顶部远端接触增强部分；X‑Y平面上自引导接触增强型插头的宽度为0.2‑0.8微米；Z方向上自引导接触增强型插头的高度为0.2‑1.0微米；X‑Y平面上底部紧密接触增强部分的宽度为0.05‑0.5微米；Z方向上底部紧密接触增强部分的高度为0.2‑0.5微米；X‑Y平面上顶部远端接触增强部分的宽度为0.2‑0.8微米；相对于邻近的氮化物压盖‑有源沟槽栅极堆栈的定位偏差为0.06‑0.15微米；并且在MOSFET阵列区上方，一个带图案的电介质区在MOSFET阵列上，带图案的金属层在带图案的电介质区上方，带图案的金属层，通过自引导接触增强型插头，构成MOSFET阵列的自引导源极和本体接头，因此横向定位偏差不会影响MOSFET阵列器件的性能。