[发明专利]高耐压集成电路装置

摘要

本发明提供一种能够抑制由负电压浪涌引起的空穴的注入量而防止高端电路的错误动作和/或损坏的高耐压集成电路装置。提供一种如下的高耐压集成电路装置，即通过以包围作为高电位区域的n阱区(3)的方式在作为耐压区域的n阱区(4)设置具有贯通n阱区(4)而到达p基板(1)的缺失部(63a)的p^‑开口部(63)，从而能够抑制由负电压浪涌引起的空穴的注入量而防止高端电路的错误动作和/或损坏。

主权项

1.一种高耐压集成电路装置，其特征在于，是对串联连接的两个功率晶体管的高电位侧功率晶体管进行驱动的高耐压半导体集成电路装置，具备：第二导电型的高电位区域，形成在第一导电型的半导体层的表面层或者表面上；第二导电型的耐压区域，形成在所述半导体层的表面层或者表面上，且与所述高电位区域接触并包围所述高电位区域，杂质浓度比所述高电位区域低；第一导电型的共用电位区域，在所述半导体层的表面层或者表面上，与所述耐压区域接触并包围所述耐压区域；第一导电型的中间电位区域，形成在所述高电位区域内；第一导电型的第一高浓度区域，形成在所述共用电位区域的表面层；第二导电型的第二高浓度区域，形成在所述高电位区域的表面层；第一信号电极，与所述第一高浓度区域接触；和第二信号电极，与所述第二高浓度区域接触，所述中间电位区域是构成形成在所述高电位区域内的电路区域，且被施加有处于高电压电源的高电位侧电位和作为该高电压电源的低电位侧电位的共用电位之间的中间电位的区域，所述高电压源是串联连接的两个所述功率晶体管的主电路电源，所述高电位区域是以所述中间电位为基准被施加有低电压电源的高电位侧的电位的区域，高耐压结终端区域是包含所述耐压区域、所述共用电位区域、所述第一高浓度区域以及所述第二高浓度区域的区域，其中，所述高耐压集成电路装置具备从所述高电位区域的表面到达所述第一导电型的半导体层包围所述电路区域且具有缺失部的第一导电型的开口部，在设置有所述缺失部的位置的所述共用电位区域与所述电路区域之间的所述耐压区域或所述高电位区域配置所述第二高浓度区域。