[发明专利]一种用FPGA实现的服务器硬件加速的方法在审
| 申请号： | 201510095885.2 | 申请日： | 2015-03-04 |
| 公开（公告）号： | CN104657308A | 公开（公告）日： | 2015-05-27 |
| 发明（设计）人： | 岳自超;童元满;李仁刚 | 申请（专利权）人： | 浪潮电子信息产业股份有限公司 |
| 主分类号： | G06F13/38 | 分类号： | G06F13/38;G06F13/42 |
| 代理公司： | 济南信达专利事务所有限公司 37100 | 代理人： | 姜明 |
| 地址： | 250101 山东*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用FPGA实现的服务器硬件加速的方法，其具体实现过程为：在FPGA内构建QPI总线模块、硬件加速模块、高速缓冲存储区、报文转换模块，报文转换模块将硬件加速模块发起的内存读写操作转换为一系列的QPI报文送到QPI总线模块，同时将QPI总线返回的读写响应发送到硬件加速模块。该一种用FPGA实现的服务器硬件加速的方法与现有技术相比，借助FPGA的可重配性，对不同的计算场景可配置不同的加速算法，有较高的灵活性和扩展性。利用QPI总线访问系统内存空间，提供了比主流PCIe总线更高的带宽和更小的访存延时。 | ||
| 搜索关键词： | 一种 fpga 实现 服务器 硬件加速 方法 | ||
【主权项】：
一种用FPGA实现的服务器硬件加速的方法，其特征在于，其具体实现过程为：1）在FPGA内构建一个QPI总线模块，该QPI模块包括QPI总线的物理层、链路层和协议层；2）在FPGA内构建一个硬件加速模块，其内置用可编程门阵列实现的加速算法；3）在FPGA内构建一个Cache，即高速缓冲存储区，该高速缓冲存储区连接上述QPI总线模块，且该区域用于存储硬件加速模块在计算中需要读取的内存副本，并通过QPI协议维护内存使用状态，保持Cache一致性；4）在FPGA内构建一个报文转换模块，该报文转换模块连接上述QPI总线模块、硬件加速模块和高速缓冲存储区，实现硬件加速模块的内存读写指令与标准的QPI报文指令之间的相互转换，即该模块将硬件加速模块发起的内存读写操作转换为QPI报文，并送到QPI总线模块，同时将QPI总线返回的读写响应发送到硬件加速模块。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浪潮电子信息产业股份有限公司;，未经浪潮电子信息产业股份有限公司;许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510095885.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种基于PowerPC的多处理器通讯架构
- 下一篇：单总线数据通信方法
