[发明专利]基于TFF的QC产生电路

摘要

本发明涉及一种基于TFF的QC产生电路的电路设计问题。由于QC有着较大的信息量，它在相关研究文献中已经得到应用而显示出一定的优势。而目前QC信号只能由模拟软件仿真生成，国内外还没有简单而实用的集成电路可以产生QC信号。这里发明一种基于TFF的QC信号产生电路，它主要由两种TFF以及MOS管组成。本发明即基于TFF的QC产生电路解决了目前不能由集成电路产生QC信号的问题，使得QC信号可以进行实际应用。模拟表明基于TFF的QC产生电路功能正确；另外，对发明的电路进行分析表明，本发明的电路结构简单，性能高，且易于在电路里进行实际应用。

主权项

一种基于TFF的QC产生电路，用输入的二值时钟CLK及其反信号产生出序列为0→1→2→3→2→1→0的四值时钟QCLK，它包括两个二输入或门G1和G2、一个下降沿触发的T触发器FF0、一个上升沿触发的T触发器FF1、标记为P1、P2、P3和P4的四个PMOS管和标记为N1、N2、N3和N4的四个NMOS管；首先，用所述T触发器FF0和FF1对二值时钟CLK进行三分频，分别得到在CLK下降沿处和上升沿处改变状态的三分频输出信号Q0和Q1，它们的占空比都为33.3％，信号和分别是Q0和Q1的反信号；然后，用所述四个PMOS管和所述四个NMOS管组成产生四值时钟的MOS管网络，其电路为所述PMOS管P1的源极和漏极分别与逻辑值3的信号源和所述PMOS管P2的源极相接，所述PMOS管P3的源极和漏极分别与逻辑值2的信号源和所述PMOS管P4的源极相接，所述NMOS管N1的源极和漏极分别与逻辑值1的信号源和所述NMOS管N2的源极相接，所述NMOS管N3的源极和漏极分别与电源地和所述NMOS管N4的源极相接，所述MOS管P2、P4、N2和N4的漏极连接在一起作为四值时钟QCLK的输出端；最后，用CLK、和Q1控制所述MOS管网络产生四值时钟QCLK；所述基于TFF的QC产生电路的特征在于：所述T触发器FF0和FF1的输入信号的表达式分别为和所述两个输入信号的表达式在电路上实现为信号Q0和接入所述或门G1的两个输入端，G1的输出接所述T触发器FF0的输入端T0，信号和Q1接入所述或门G2的两个输入端，G2的输出接所述T触发器FF1的输入端T1；控制所述MOS管网络的信号具体连接为信号CLK、Q1、CLK、和Q1分别与所述MOS管P1、P2、P3、P4、N1、N2、N3和N4的栅极相接。