[发明专利]非易失性锁存电路和逻辑电路以及使用它们的半导体器件在审
申请号: | 201510101702.3 | 申请日: | 2010-11-24 |
公开(公告)号: | CN104700890A | 公开(公告)日: | 2015-06-10 |
发明(设计)人: | 加藤清;小山润 | 申请(专利权)人: | 株式会社半导体能源研究所 |
主分类号: | G11C14/00 | 分类号: | G11C14/00;H01L21/8258;H01L21/84;H01L27/06;H01L27/088;H01L29/786;H01L27/12;H03K3/356;H03K19/173 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 叶晓勇;汤春龙 |
地址: | 日本神奈*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 提供一种新的非易失性锁存电路以及使用非易失性锁存电路的半导体装置。锁存电路具有循环结构,其中第一元件的输出电连接至第二元件的输入,并且第二元件的输出通过第二晶体管电连接至所述第一元件的输入。使用氧化物半导体作为沟道形成区的半导体材料的晶体管用作开关元件,并且设置有电连接至晶体管的源电极或漏电极的电容器,由此锁存电路的数据能保存,并且因此能形成非易失性锁存电路。 | ||
搜索关键词: | 非易失性锁存 电路 逻辑电路 以及 使用 它们 半导体器件 | ||
【主权项】:
一种半导体装置,包括:第一晶体管;第二晶体管;包括第三晶体管的第一元件;以及第二元件,其中所述第一元件的输出电连接至所述第二元件的输入,并且所述第二元件的输出通过所述第二晶体管电连接至所述第一元件的输入,其中所述第一元件的所述输入电连接至通过所述第一晶体管施加有输入信号的布线,并且所述第一元件的所述输出电连接至施加有输出信号的布线,其中所述第一晶体管的源电极和漏电极之一电连接至所述第三晶体管的栅极,并且所述第一晶体管的所述源电极和所述漏电极的另一个电连接至所述施加有所述输入信号的所述布线,其中所述第二晶体管的源电极和漏电极之一电连接至所述第三晶体管的所述栅极,并且所述第二晶体管的所述源电极和所述漏电极的另一个电连接至所述第二元件的所述输出,其中绝缘层设置在所述第三晶体管上,其中所述第一晶体管和所述第二晶体管设置在所述绝缘层上,以及其中所述第一晶体管和所述第二晶体管的每一个的沟道形成区包括氧化物半导体层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社半导体能源研究所;,未经株式会社半导体能源研究所;许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510101702.3/,转载请声明来源钻瓜专利网。
- 上一篇:NOR型存储器电路及操作方法
- 下一篇:静态存储单元