[发明专利]高压ESD保护电路

摘要

本发明提供一种高压ESD保护电路，用于泄放由IO PAD流入的ESD电流，其至少包括：位于电源电压和所述IO PAD之间的GDPMOS泄放单元；位于所述IO PAD和地之间的与所述GDPMOS泄放单元连接的辅助泄放单元，以及与所述辅助泄放单元连接的GGNMOS泄放单元；其中，所述辅助泄放单元用以提供所述GGNMOS泄放单元的辅助泄放路径。本发明的辅助泄放单元能够提供所述GGNMOS泄放单元的辅助泄放路径，改善了ESD能力；利用针对高压工艺的堆叠结构，一方面可以提高电路的ESD能力，另一方面可以提高整个高压ESD保护电路的触发电压和抗噪声能力，从而避免了噪声造成整个高压ESD保护电路的误动作。

主权项

1.一种高压ESD保护电路，用于泄放由IO PAD流入的ESD电流，其特征在于，所述高压ESD保护电路至少包括：位于电源电压和所述IO PAD之间的GDPMOS泄放单元；位于所述IO PAD和地之间的与所述GDPMOS泄放单元连接的辅助泄放单元，以及连接于所述辅助泄放单元和地之间的GGNMOS泄放单元；其中，所述辅助泄放单元用以提供所述GGNMOS泄放单元的辅助泄放路径；所述GGNMOS泄放单元至少包括第一高压NMOS晶体管，所述辅助泄放单元至少包括第二高压NMOS晶体管，所述第一高压NMOS晶体管与所述第二高压NMOS晶体管串联形成堆叠结构；所述辅助泄放单元还包括第一寄生三极管，第一寄生电阻，第二寄生三极管和第二寄生电阻；其中，所述第二高压NMOS晶体管的漏极与所述第一寄生三极管和所述第二寄生三极管的集电极连接，所述第一寄生三极管的发射极与所述第二高压NMOS晶体管的源极连接，所述第一寄生三极管的基极与所述第一寄生电阻的一端连接，所述第一寄生电阻的另一端与所述第二高压NMOS晶体管的源极连接，所述第二寄生三极管的发射极接地，所述第二寄生三极管的基极与所述第二寄生电阻的一端连接，所述第二寄生电阻的另一端接地。