[发明专利]一种制备基于65nm工艺的冗余掺杂抗辐照MOS场效应管的方法

摘要

本发明公开了一种基于65nm工艺的冗余掺杂抗辐照MOS场效应管，主要解决传统65nm MOS场效应管在总剂量辐照环境下，阈值电压漂移、亚阈值摆幅退化和关态漏电流退化的问题。其包括P型衬底(1)和位于衬底上的外延层(2)，外延层的上方四周和中部分别设有隔离槽(3)和栅极(6)，栅极两侧边界到隔离槽内边界之间的外延层中设有源漏有源区(4)，栅极两侧边界下方的外延层中设有轻掺杂源漏区(5)，栅极正下方位于两个轻掺杂源漏区之间的区域形成沟道，在与沟道长度方向平行的两个侧边隔离槽底部，即该处的外延层界面上插有冗余掺杂区(7)。本发明提高了器件抗总剂量辐照能力，可用于大规模集成电路的制备。

主权项

一种制备基于65nm工艺的冗余掺杂抗辐照MOS场效应管的方法，包括如下过程：1)在P型衬底上生长厚度600‑1200nm的外延层，再对外延层进行深度为100‑150nm，浓度为2×1017cm‑3至1×1018cm‑3的掺杂，以调节沟道浓度；2)在该外延层上通过干氧工艺在1100‑1250℃的温度下热氧化生长5‑10nm厚度的薄SiO2缓冲层，在SiO2缓冲层上生长20‑25nm厚度的Si3N4保护层，在Si3N4保护层上制作一层光刻胶，通过曝光在光刻胶四周侧边制作隔离槽窗口并进行刻蚀，形成两个和沟道方向平行的隔离槽和两个与沟道方向垂直的隔离槽，刻蚀完成后清洗光刻胶，再在175‑185℃的热磷酸中清洗去除SiO2缓冲层与Si3N4保护层；3)在去除SiO2缓冲层与Si3N4保护层的外延层上，通过干氧工艺在1100‑1250℃的温度下热氧化形成一个5‑10nm厚度的薄SiO2缓冲层，在该SiO2缓冲层上生长20‑25nm厚度的Si3N4保护层，在Si3N4保护层上制作一层光刻胶，并在位于沟道长度方向平行的两个侧边隔离槽底部，通过曝光在隔离槽侧壁附近外延层界面上方的光刻胶上刻蚀冗余掺杂区的两个宽度为60‑100nm的注入窗口，在窗口内注入浓度为5×1018cm‑3至5×1019cm‑3的硼离子，形成深度为20‑50nm的冗余掺杂；4)冗余掺杂完成后，使用化学汽相淀积CVD的方法生长隔离氧化物SiO2，以填充隔离槽，并进行化学机械抛光，抛光完成后再在温度为175‑185℃的热磷酸液中清洗去除SiO2缓冲层与Si3N4保护层；5)磷酸清洗后，通过干氧工艺在1100‑1200℃的温度下热氧化生长6‑12nm牺牲氧化层，再使用HF溶液去除牺牲氧化层，使得Si表面更加洁净，再在1100‑1200℃的温度下热氧化生长厚度1‑2nm的栅氧化层，厚度精确6)栅氧化层完成后，使用化学汽相淀积CVD的方法生长厚度50‑80nm厚度的多晶硅层，在多晶硅层上通过干氧工艺在1100‑1250℃的温度下热氧化生长5‑10nm厚度的薄SiO2缓冲层，在SiO2缓冲层上生长20‑25nm厚度的Si3N4保护层，在Si3N4保护层上制作一层用于刻蚀栅极的光刻胶，通过曝光在保护层上方中间位置的光刻胶上刻蚀多晶硅栅极窗口并光刻65nm多晶硅栅，之后，在175‑185℃的热磷酸液中清洗去除SiO2缓冲层与Si3N4保护层；7)在1100‑1250℃的温度下对多晶硅栅与外延层进行热氧化，使多晶硅栅与外延层表面生长出3‑5nm氧化层作为缓冲隔离层，再在缓冲隔离层上制作一层光刻胶，通过曝光在栅极两侧的光刻胶上刻蚀出轻掺杂源漏区的注入窗口，并在该窗口内注入浓度为5×1017cm‑3至5×1018cm‑3的砷离子，形成深度为30‑50nm的轻掺杂源漏掺杂，再清洗掉光刻胶保留缓冲隔离层；8)在缓冲隔离层上生长20‑25nm厚度的Si3N4保护层，再在其上制作一层光刻胶，通过曝光在栅极与栅极两侧的缓冲层上刻蚀出有源区的注入窗口，并对Si3N4层进行反应离子刻蚀形成栅极侧墙，接着进行源漏有源区掺杂，采用浓度2×1019cm‑3至1×1020cm‑3的砷离子注入，形成深度为40‑80nm的源漏有源区掺杂；9)有源区掺杂完成后，使用氢氟酸HF溶液除去表面氧化物，完成基于65nm工艺的冗余掺杂抗辐照MOS场效应管的制作。