[发明专利]一种存储器编译器拼接方法和存储器

摘要

本申请公开了一种存储器编译器拼接方法，包括：确定信号由字线驱动到最远端存储单元的延时时间与存储单元的列数n以及字线驱动的驱动MOS的Fin的数目n_WLD之间的函数关系；将n列存储单元均分为i段，在n_WLD的取值范围内计算得到n/i列存储单元的延时tn/i；当所述延时tn/i小于第一预设值时，获取上述延时tn/i对应的n_WLD，记为n_meet；在每两段存储单元之间插入一缓冲器，字线驱动和每个缓冲器的驱动为n_meet个Fin；拼装版图，可见采用上述方法得到的存储单元的字线驱动和缓冲器的Fin的个数均为最优值，因此增强了存储器的面积利用率，减小了面积浪费。

主权项

1.一种存储器编译器拼接方法，其特征在于，包括：确定信号由字线驱动到最远端存储单元的延时时间与存储单元的列数n以及字线驱动的驱动MOS的Fin的数目nWLD之间的函数关系，所述nWLD为一离散数；将所述n列存储单元均分为预设段，在nWLD的取值范围内，依据所述函数关系计算每段存储单元的最小延时时间，当所述最小延时时间小于第一预设值时，获取所述最小延时时间对应的nWLD，记为优选取值，所述优选取值即为所述存储器中字线驱动和每两段存储单元之间的缓冲器的驱动MOS的Fin个数；拼装Fin为优选取值的字线驱动和缓冲器的版图；所述信号由存储器字线驱动到最远端存储单元的延时时间与存储单元的列数n以及字线驱动MOS的Fin的数目nWLD之间的函数关系为：其中，t0为信号由存储器字线驱动到最远端存储单元的延时时间，RC_WL为存储单元位线的电阻值，CC_WL为存储单元位线的电容值，a和b为常数。