[发明专利]移位寄存器电路

摘要

本发明提供一种移位寄存器电路，其包括M级移位寄存子电路，第N级移位寄存子电路包括依次电连接的第N级控制信号输入端、时钟信号输出控制电路、缓冲器及第N级信号输出端，第N级控制信号输入端接收第N‑1级移位寄存子电路的输出信号，第一晶体管接收第一时钟信号，第一晶体管在第一时钟信号的控制下将第N‑1级移位寄存子电路的输出信号传输至节点，第二晶体管接收第二时钟信号，第二晶体管在第N‑1级移位寄存子电路的输出信号的控制下将第二时钟信号传输至第二晶体管的源极，第二晶体管的源极作为时钟信号输出控制电路的输出端电连接至缓冲器，缓冲器将输出的信号缓冲预设时间以得到第N级移位寄存子电路的输出信号并输出。

主权项

一种移位寄存器电路，其特征在于，所述移位寄存器电路包括M级移位寄存子电路，第N级移位寄存子电路包括依次电连接的第N级控制信号输入端、时钟信号输出控制电路、缓冲器及第N级信号输出端，所述第N级控制信号输入端用于接收第N‑1级移位寄存子电路的输出信号，所述时钟信号输出控制电路包括第一晶体管及第二晶体管，所述第一晶体管包括第一栅极、第一源极及第一漏极，所述第二晶体管包括第二栅极、第二源极及第二漏极，所述第一栅极接收第一时钟信号，所述第一源极连接所述第N级控制信号输入端以接收第N‑1级移位寄存子电路的输出信号，所述第一漏极通过一节点电连接所述第二栅极，所述第一晶体管在第一时钟信号的控制下将第N‑1级移位寄存子电路的输出信号传输至所述节点，所述第二漏极接收第二时钟信号，所述第二晶体管在所述第N‑1级移位寄存子电路的输出信号的控制下将第二时钟信号传输至第二源极，所述第二源极作为所述时钟信号输出控制电路的输出端电连接至所述缓冲器，所述缓冲器用于将所述第二源极输出的信号缓冲预设时间以得到第N级移位寄存子电路的输出信号并经由所述第N级信号输出端输出，其中，所述第一时钟信号与所述第二时钟信号均为矩形波信号，所述第一时钟信号的高电平与所述第二时钟信号的高电平不重合，所述第一时钟信号的占空比小于1，所述第二时钟信号的占空比小于1，M和N为自然数，且M大于或等于N，其中，每级移位寄存子电路还包括第三晶体管，所述第三晶体管包括第三栅极、第三源极及第三漏极，其中，所述第三栅极接收与所述第一晶体管的第一栅极相同的时钟信号，所述第三源极电连接所述第二漏极，所述第三漏极电连接所述第二源极。