[发明专利]用于包括具有低接触电阻的衬垫硅化物的集成电路制作的工艺有效
| 申请号： | 201510149770.7 | 申请日： | 2015-03-31 |
| 公开（公告）号： | CN106158797B | 公开（公告）日： | 2019-02-05 |
| 发明（设计）人： | 柳青;W·克里梅尔 | 申请（专利权）人： | 意法半导体公司 |
| 主分类号： | H01L23/482 | 分类号： | H01L23/482;H01L21/768 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华;吕世磊 |
| 地址： | 美国得*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开涉及一种用于包括具有低接触电阻的衬垫硅化物的集成电路制作的工艺。一种集成电路包括支撑具有源极区域和漏极区域的晶体管的衬底。在晶体管的源极区域和漏极区域上存在高掺杂浓度德尔塔掺杂层。成组的接触延伸通过覆盖晶体管的金属前电介质层。硅化物区域被提供在成组的接触的底部处。硅化物区域通过在接触的底部处存在的金属与晶体管的源极区域和漏极区域上的高掺杂浓度德尔塔掺杂层之间的自对准硅化反应形成。 | ||
| 搜索关键词： | 用于 包括 具有 接触 电阻 衬垫 硅化物 集成电路 制作 工艺 | ||
【主权项】：
1.一种集成电路，包括：nMOS晶体管，具有源极区域、漏极区域和栅极；pMOS晶体管，具有源极区域、漏极区域和栅极；高掺杂浓度德尔塔掺杂层，在所述pMOS晶体管的所述源极区域和所述漏极区域上；金属前电介质层，覆盖所述nMOS晶体管和所述pMOS晶体管；第一组接触，延伸通过所述金属前电介质层到所述nMOS晶体管的所述源极区域和所述漏极区域；第二组接触，延伸通过所述金属前电介质层到所述pMOS晶体管的所述源极区域和所述漏极区域；第一硅化物区域，通过金属与形成所述nMOS晶体管的所述源极区域和所述漏极区域的第一半导体材料之间的自对准硅化反应形成在所述第一组接触的底部处；以及第二硅化物区域，通过金属与在所述pMOS晶体管的所述源极区域和所述漏极区域上的所述高掺杂浓度德尔塔掺杂层之间的自对准硅化反应形成在所述第二组接触的底部处。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体公司，未经意法半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510149770.7/，转载请声明来源钻瓜专利网。
