[发明专利]一种加速芯片中断控制器验证的系统及方法

摘要

本发明提供了一种加速芯片中断控制器验证的系统及方法，该方案包括如下模块中断触发模块、中断释放模块、模拟中断源模块。该方案在测试中，通过往某个预留寄存器中写入某个特定的数值触发中断测试事件，之后模拟中断源会替代实际中断源强制使实际中断信号触发，从而启动中断控制器工作，快速实现对中断控制器的验证，并且不需要链接实际的中断产生模块就能完成中断控制器的功能验证，减少了硬件仿真资源开销。

主权项

一种加速芯片中断控制器验证的系统，其特征在于包括如下模块：中断触发模块，通过软件接口往预留寄存器中写入一个特定的寄存器值，用于触发中断测试事件；中断释放模块，通过软件接口往预留寄存器中写入一个特定的寄存器值，用于触发中断释放事件；模拟中断源模块，实时监测中断测试事件和中断释放事件，监测到中断测试事件发生后依次将所有的实际中断信号触发，并且在监测到中断释放事件后将各中断信号释放。