[发明专利]半导体器件、诊断测试和诊断测试电路有效
| 申请号： | 201510171209.9 | 申请日： | 2015-04-10 |
| 公开（公告）号： | CN104977523B | 公开（公告）日： | 2019-09-10 |
| 发明（设计）人： | 坪井幸利;长野英生;长冈浩司;松永祐介;井学丰;久保田尚孝 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28 |
| 代理公司： | 中原信达知识产权代理有限责任公司 11219 | 代理人： | 韩峰;孙志湧 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及半导体器件、诊断测试和诊断测试电路。防止因为故障诊断导致的在操作性能上的变差。根据本发明的半导体器件(90)包括：多个CPU内核(91)至(94)，每一个包括扫描链；以及，诊断测试电路(95)，其通过使用CPU内核的扫描链对于该多个CPU内核(91)至(94)执行扫描测试。诊断测试电路(95)在周期性基础上以预定顺序来对多个CPU内核(91)至(94)中的每一个执行扫描测试，以使得扫描测试的执行时间段彼此不重叠。 | ||
| 搜索关键词： | 半导体器件 诊断 测试 电路 | ||
【主权项】：
1.一种半导体器件(90)，包括：多个CPU内核(91至94)，所述多个CPU内核中的每一个包括扫描链；以及诊断测试电路(95)，所述诊断测试电路(95)通过使用所述扫描链，来对所述多个CPU内核(91至94)进行扫描测试，所述半导体器件的特征在于：所述诊断测试电路(95)以预定顺序来对所述多个CPU内核(91至94)中的每一个进行扫描测试，以使得所述扫描测试的执行时间段彼此不重叠，周期性地重复对于所述多个CPU内核(91至94)中的每个CPU内核的所述扫描测试，并且在针对所述多个CPU内核(91至94)中的一个CPU内核的所述扫描测试的执行时间段期间，所述多个CPU内核(91至94)中的其余CPU内核执行正常操作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510171209.9/，转载请声明来源钻瓜专利网。
