[发明专利]具有双重锁相环的时钟产生电路有效

专利信息
申请号: 201510172434.4 申请日: 2015-04-13
公开(公告)号: CN105024692B 公开(公告)日: 2020-03-31
发明(设计)人: 阿卜杜拉蒂夫·埃尔莫兹尼内;帕特里克·T·克兰西 申请(专利权)人: Qorvo美国公司
主分类号: H03L7/099 分类号: H03L7/099
代理公司: 北京集佳知识产权代理有限公司 11227 代理人: 朱胜;陈炜
地址: 美国北卡*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 实施例提供了具有第一锁相环(PLL)和第二PLL的时钟产生电路,该第一PLL和第二PLL彼此并联耦接并且接收相同的反馈信号。该第一PLL和第二PLL生成各自的输出信号,该输出信号进行组合以生成输出时钟信号。输出时钟信号的变体可以被传递返回至第一PLL和第二PLL作为反馈信号。在一些实施例中,第二PLL可以包括在第一PLL已锁定之后选择性地使第二PLL闭合的开关。在一些实施例中,第二PLL可以包括体声波(BAW)压控振荡器(VCO)以及第一PLL可以包括不同类型的VCO。
搜索关键词: 具有 双重 锁相环 时钟 产生 电路
【主权项】:
一种电路,包括:反馈节点;第一锁相环PLL,所述第一锁相环与所述反馈节点耦接,所述第一锁相环包括第一压控振荡器VCO和第一反馈回路,以基于所述反馈节点处的反馈信号生成第一输出信号;第二锁相环,所述第二锁相环与所述反馈节点耦接,所述第二锁相环包括第二压控振荡器和第二反馈回路,以基于所述反馈节点处的反馈信号生成第二输出信号,其中,所述第二输出信号与所述第一输出信号相比具有较高的输出频率;混频器,所述混频器分别与所述第一锁相环和所述第二锁相环耦接,以接收所述第一输出信号和所述第二输出信号,并且基于所述第一输出信号和所述第二输出信号在输出节点处生成时钟信号。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于Qorvo美国公司,未经Qorvo美国公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201510172434.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top