[发明专利]半导体结构的形成方法有效
| 申请号： | 201510176680.7 | 申请日： | 2015-04-14 |
| 公开（公告）号： | CN106158649B | 公开（公告）日： | 2020-09-08 |
| 发明（设计）人： | 徐建华 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 应战;吴敏 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有伪栅结构；形成覆盖所述半导体衬底和伪栅结构侧壁的介质层，所述介质层的表面与伪栅结构顶部表面齐平；去除所述伪栅结构，形成凹槽；在所述凹槽的侧壁和底部以及介质层的表面形成高K栅介质材料层；在所述高K栅介质层上形成铝钛成核层，所述铝钛成核层中钛原子的含量大于铝原子的含量；在所述铝钛成核层上形成铝钛体层，所述铝钛体层中钛原子的含量小于铝原子的含量，所述铝钛成核层和铝钛体层构成功函数材料层；在所述铝钛体层上形成金属层，所述金属层填充满凹槽。本发明形成的功函数材料层的表面平坦度提高。 | ||
| 搜索关键词： | 半导体 结构 形成 方法 | ||
【主权项】：
一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上形成有伪栅结构；形成覆盖所述半导体衬底和伪栅结构侧壁的介质层，所述介质层的表面与伪栅结构顶部表面齐平；去除所述伪栅结构，形成凹槽；在所述凹槽的侧壁和底部以及介质层的表面形成高K栅介质材料层；在所述高K栅介质层上形成铝钛成核层，所述铝钛成核层中钛原子的含量大于铝原子的含量；在所述铝钛成核层上形成铝钛体层，所述铝钛体层中钛原子的含量小于铝原子的含量，所述铝钛成核层和铝钛体层构成功函数材料层；在所述铝钛体层上形成金属层，所述金属层填充满凹槽。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510176680.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种实现区域烧结的设备
- 下一篇：一种环保鼠标垫
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
