[发明专利]存储器阵列及其操作方法在审
申请号: | 201510187417.8 | 申请日: | 2015-04-17 |
公开(公告)号: | CN104778972A | 公开(公告)日: | 2015-07-15 |
发明(设计)人: | 胡剑;杨光军 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | G11C16/10 | 分类号: | G11C16/10;G11C16/14;G11C16/26 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 郑玮 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明的存储器阵列中,包括阵列分布的多个存储单元、若干条漏极选择线、源极选择线、字线选通信号线、第一控制栅线和第二控制栅线,第一控制栅线与该行上的每个存储单元的漏极控制栅相连,第二控制栅线与该行上的每个存储单元的源极控制栅相连,通过漏信号、源信号、字线选通信号、第一控制栅信号以及第二控制控制栅信号分别对每个存储单元进行操作。本发明中,采用栅诱导漏极泄漏电流技术可以降低编程时的功耗,并且防止漏极选通线之间以及源极选通线之间的电流的耦合,提高漏极以及源极电流的准确性,提高读取操作的准确性。 | ||
搜索关键词: | 存储器 阵列 及其 操作方法 | ||
【主权项】:
一种存储器阵列,其特征在于,包括:在衬底上按行方向和列方向进行阵列分布的多个存储单元,所述衬底中包括N阱,每个所述存储单元包括位于所述N阱中的漏极和源极、由下至上依次位于所述衬底上的漏极浮栅和漏极控制栅、由下至上依次位于所述衬底上的源极浮栅和源极控制栅、以及位于所述N阱上且位于所述漏极浮栅和源极浮栅之间的选择栅,其中,部分所述漏极浮栅位于所述漏极上,部分所述源极浮栅位于所述源极上,所述N阱的底部接通到一阱端;按列方向交替设置的漏极选择线和源极选择线,每个所述漏极选择线和源极选择线分别将列方向的每个所述存储单元的漏极和源极连接,其中,所述漏极选择线和源极选择线分别接通到一漏信号和一源信号;按行方向设置的字线选通信号线,每个所述字线选通信号线将行方向的每个所述存储单元的选择栅连接,其中,所述字线选通信号线接通到一字线选通信号;按行方向设置的第一控制栅线,每个所述第一控制栅线将行方向的每个所述存储单元的漏极控制栅连接,其中,所述第一控制栅线接通到一第一控制栅信号;按行方向设置的第二控制栅线,每个所述第二控制栅线将行方向的每个所述存储单元的源极控制栅连接,其中,所述第二控制栅线接通到一第二控制栅信号。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510187417.8/,转载请声明来源钻瓜专利网。
- 上一篇:一种核电站用阻燃耐火抗辐射电缆
- 下一篇:一种播放器背景自动设置方法及终端