[发明专利]基于两级放大器的STT‑RAM读取电路及其控制方法

摘要

本发明涉及一种基于两级放大器的STT‑RAM读取电路及其控制方法。所述读取电路包括一开环放大器及与该开环放大器连接的并行磁隧道结、控制逻辑电路和第一反相器，所述第一反相器还连接有第一D触发器和第二D触发器，所述第一D触发器和第二D触发器的时钟控制输入端分别连接至第一时钟输出模块的第一时钟信号输出端和第二时钟信号输出端，所述第一D触发器和第二D触发器的反相输出端分别输出并行磁隧道结中存储的高位数据和低位数据，所述控制逻辑电路还连接有一用于提供参考电压的外部电压输出电路。本发明提供的读取电路可以有效的提高读取速度，节省了功耗，增大了输出摆幅和增益，提高了与数字系统对接时整个读取电路的可靠性。

主权项

一种基于两级放大器的STT‑RAM读取电路，其特征在于：包括一开环放大器及与该开环放大器连接的并行磁隧道结、控制逻辑电路和第一反相器，所述第一反相器还连接有第一D触发器和第二D触发器，所述第一D触发器和第二D触发器的时钟控制输入端分别连接至第一时钟输出模块的第一时钟信号输出端和第二时钟信号输出端；所述开环放大器第一MOS管的源极、第二MOS管的源极、第六MOS管的源极和第八MOS管的源极均连接至VDD端，所述第一MOS管的栅极与第二MOS管的栅极连接，所述第六MOS管的栅极与第一MOS管的漏极相连接至第三MOS管的漏极，所述第八MOS管的栅极与第二MOS管的漏极相连接至第四MOS管的漏极，所述第三MOS管的源极与第四MOS管的源极相连接至第五MOS管的漏极，所述第五MOS管的源极连接至地，所述第六MOS管的漏极连接第七MOS管的漏极，所述第七MOS管的源极接GND，所述第八MOS管的漏极与第九MOS管的漏极相连接至第一反相器的输入端，所述第九MOS管的源极接地，所述第七MOS管的栅极与第七MOS管的漏极及第九MOS管的栅极连接，所述第三MOS管的栅极和第一MOS管的源极分别连接至并行磁隧道结的两端，所述第四MOS管的栅极连接至控制逻辑电路，所述第一D触发器和第二D触发器的反相输出端分别输出并行磁隧道结中存储的高位数据和低位数据，所述控制逻辑电路还连接有一用于提供参考电压的外部电压输出电路；还包括一第十MOS管，所述第三MOS管的栅极与并行磁隧道结的连接点连接至第十MOS管的漏极，所述第十MOS管的源极接地，所述第十MOS管的栅极连接第二时钟输出模块的第三时钟信号输出端；所述控制逻辑电路包括由第一D触发器反相输出信号和第一时钟信号输出端输出的第一时钟信号控制的双向开关电路，所述双向开关电路包括相互连接的第一双向开关和第二双向开关，所述双向开关电路用于控制第四MOS管栅极与外部电压输出电路的第一、第二和第三参考电压输出端的连接；所述双向开关电路的工作原理为：当第一时钟信号为低电平时，控制第四MOS管栅极与外部电压输出电路的第二参考电压输出端连接，第三MOS管栅极采集的读取电压与所述第二参考电压进行比较，并由与第一D触发器的输入端连接的第二反相器输出比较结果；当第二反相器输出比较结果后，第一时钟信号变为高电平，控制第一D触发器存储高位数据，并由第一D触发器的反相输出端输出高位数据；当高位数据为高电平时，控制第四MOS管栅极与外部电压输出电路的第三参考电压输出端连接；当高位数据为低电平时，控制第四MOS管栅极与外部电压输出电路的第一参考电压输出端连接，从而达到读取电路的控制功能。