[发明专利]降低沟槽型VDMOS的导通电阻的方法

摘要

本发明实施例提供一种降低沟槽型VDMOS的导通电阻的方法。该方法包括：在N型浓衬底的N型外延层中形成沟槽；在包括沟槽的N型外延层的表面生长栅氧化层，并在栅氧化层上沉积多晶硅，多晶硅填满沟槽；保留沟槽中距离沟槽底部第一预定距离的多晶硅，第一预定距离小于沟槽的深度；在N型外延层中形成体区和源区；在沟槽上端沟槽侧壁的栅氧化层和N型外延层上表面的栅氧化层上沉积介电层，介电层填满沟槽上端沟槽；保留沟槽中的介电层和栅氧化层；沉积金属形成源极金属和漏极金属。本发明实施例通过增大源极金属与源区的接触面积，减小了源区接触电阻，从而减小了沟槽型VDMOS的导通电阻。

主权项

一种降低沟槽型VDMOS的导通电阻的方法，其特征在于，包括：在N型浓衬底的N型外延层中形成沟槽；在包括所述沟槽的N型外延层的表面生长栅氧化层，并在所述栅氧化层上沉积多晶硅，所述多晶硅填满所述沟槽；保留所述沟槽中距离沟槽底部第一预定距离的多晶硅，并将剩余的所述多晶硅刻蚀掉以露出所述沟槽上端沟槽侧壁的栅氧化层和所述N型外延层上表面的栅氧化层，所述第一预定距离小于所述沟槽的深度；在所述N型外延层中形成体区和源区；在所述沟槽上端沟槽侧壁的栅氧化层和所述N型外延层上表面的栅氧化层上沉积介电层，所述介电层填满所述沟槽上端沟槽；保留所述沟槽中的介电层和栅氧化层，并将剩余的介电层和栅氧化层腐蚀掉，以露出所述源区和所述体区；在所述源区、所述体区，以及所述沟槽中保留的介电层和栅氧化层的上表面沉积金属形成源极金属，在所述N型浓衬底的下表面沉积金属形成漏极金属。