[发明专利]基于超前计算的高维基极化码译码器和极化码译码方法有效
| 申请号： | 201510208465.0 | 申请日： | 2015-04-28 |
| 公开（公告）号： | CN105049061B | 公开（公告）日： | 2018-06-01 |
| 发明（设计）人： | 牛凯;许郑磊 | 申请（专利权）人： | 北京邮电大学 |
| 主分类号： | H03M13/13 | 分类号： | H03M13/13 |
| 代理公司： | 北京德琦知识产权代理有限公司 11018 | 代理人： | 张驰;宋志强 |
| 地址： | 100876 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出一种基于超前计算的高维基极化码译码器和极化码译码方法。包括：控制模块，用于向处理器模块发出控制信号，向内存单元发送地址信号；内存单元，用于根据所述地址信号向处理器模块发送输入数据；理器模块，包括多个节点处理器，每个节点处理器，用于根据控制信号，对内存模块发送来的K个输入数据执行极化码译码处理，其中利用高维基译码算法将极化码译码过程中的k级译码合并为一次迭代，其中k＝log2K，而且在每一级的校验节点上基于超前计算方式计算全部可能输出结果以供后续译码过程选择，并且将译码结果发送到内存单元。 | ||
| 搜索关键词： | 极化 内存单元 高维 译码 处理器模块 节点处理器 控制信号 码译码器 译码过程 超前 地址信号 发送地址 计算方式 控制模块 模块发送 输出结果 校验节点 一次迭代 译码处理 译码结果 译码算法 每一级 发送 合并 | ||
【主权项】：
1.一种基于超前计算的高维基极化码译码器，其特征在于，包括：控制模块，用于向处理器模块发出控制信号，向内存单元发送地址信号；内存单元，用于根据所述地址信号向处理器模块发送输入数据；处理器模块，包括多个节点处理器，每个节点处理器获取的输入数据个数为K，输出数据个数为1，其中K为高维基的维数；每个节点处理器，用于根据控制信号，对内存单元发送来的K个输入数据执行极化码译码处理，其中利用高维基译码算法将极化码译码过程中的k级译码合并为一次迭代，其中k＝log2 K，而且在每一级的校验节点上基于超前计算方式计算全部可能输出结果以供后续译码过程选择，并且将译码结果发送到内存单元。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京邮电大学，未经北京邮电大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510208465.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
