[发明专利]一种嵌入式锗硅结构的制作方法有效
| 申请号： | 201510213373.1 | 申请日： | 2015-04-29 |
| 公开（公告）号： | CN104900530B | 公开（公告）日： | 2018-08-28 |
| 发明（设计）人： | 鲍宇;周海锋;方精训;谭俊;周军;李润领 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78 |
| 代理公司： | 上海天辰知识产权代理事务所(特殊普通合伙) 31275 | 代理人： | 吴世华;陈慧弘 |
| 地址： | 201210 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种嵌入式锗硅结构的制作方法，首先在衬底上形成硬质掩膜层，并选择性的去除衬底的源/漏区的硬质掩膜层；接着以所述硬质掩膜层为掩膜，刻蚀衬底的源/漏区以形成U形凹槽；然后在U形凹槽内外延生长锗硅层，锗硅层能覆盖U形凹槽底部的半导体衬底而露出U形凹槽侧壁上的半导体衬底；再接着在U形凹槽的侧壁和底部外延生长硅层；最后采用晶向选择性刻蚀工艺部分刻蚀露出所述U形凹槽侧壁上的半导体衬底，形成Σ状的第二凹槽。本发明在U形凹槽的底部形成锗硅保护层后，通过外延生长一薄硅层，从而在后续刻蚀工艺过程中避开了SiGe/Si连接处会产生坏点缺陷，优化了嵌入式锗硅结构，保证了工艺的稳定性。 | ||
| 搜索关键词： | 衬底 锗硅 硬质掩膜层 嵌入式 侧壁 半导体 源/漏区 刻蚀 刻蚀工艺过程 外延生长硅层 选择性刻蚀 生长锗硅 外延生长 薄硅层 保护层 锗硅层 坏点 晶向 去除 掩膜 制作 避开 覆盖 优化 保证 | ||
【主权项】：
1.一种嵌入式锗硅结构的制作方法，其特征在于，包括以下步骤：步骤S01、提供一半导体衬底，在所述衬底上形成硬质掩膜层，并选择性的去除所述衬底的源/漏区的硬质掩膜层；步骤S02、以所述硬质掩膜层为掩膜，刻蚀所述衬底的源/漏区以形成U形凹槽；步骤S03、在所述U形凹槽内外延生长锗硅层，所述锗硅层能覆盖U形凹槽底部的半导体衬底而露出U形凹槽侧壁上的半导体衬底；步骤S04、在所述U形凹槽的侧壁和底部外延生长硅层，所述硅层的侧壁和底部的厚度一致；步骤S05、采用晶向选择性刻蚀工艺部分刻蚀所述U形凹槽侧壁上的半导体衬底，形成Σ状的第二凹槽。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510213373.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
