[发明专利]一种延时调整器

摘要

本发明公开一种延时调整器，其频段A模式延时模块的输入端形成本延时调整器的输入端；频段A模式延时模块的一输出端与频段B模式延时模块的输入端相连，频段B模式延时模块的一输出端与频段C模式延时模块的输入端相连，频段C模式延时模块的一输出端与频段D模式延时模块的输入端相连；频段A模式延时模块、频段B模式延时模块、频段C模式延时模块和频段D模式延时模块的另一个输出端与总数据选择器模块的输入端相连；总数据选择器模块的输出端连接输出缓冲模块的输入端；输出缓冲模块的输出端形成本延时调整器的输出端。本发明用于对输入数据码进行宽范围，高精度延时调整。

主权项

一种延时调整器，其特征在于：由频段A模式延时模块、频段B模式延时模块、频段C模式延时模块、频段D模式延时模块、总数据选择器模块和输出缓冲模块构成；频段A模式延时模块的输入端形成本延时调整器的输入端；频段A模式延时模块的一输出端与频段B模式延时模块的输入端相连，频段B模式延时模块的一输出端与频段C模式延时模块的输入端相连，频段C模式延时模块的一输出端与频段D模式延时模块的输入端相连；频段A模式延时模块、频段B模式延时模块、频段C模式延时模块和频段D模式延时模块的另一个输出端与总数据选择器模块的输入端相连；总数据选择器模块的输出端连接输出缓冲模块的输入端；输出缓冲模块的输出端形成本延时调整器的输出端；频段A模式延时模块，用于接收输入信号、延时控制信号A、B、C和D，微调信号E，以及选择信号SA，并输出0‑125ps延时信号；所述频段A模式延时模块包括输入匹配单元、2个0‑25ps延时控制单元、4个25ps延时单元和频段A数据选择器；待延时信号连接输入匹配单元的输入端；输入匹配单元的输出端连接第一0‑25ps延时控制单元的输入端；第一0‑25ps延时控制单元的输出端连接第二0‑25ps延时控制单元的输入端；第二0‑25ps延时控制单元的输出端依次连接4个25ps延时单元；4个25ps延时单元的输入端一起接至频段A数据选择器的输入端；频段A数据选择器的输出端连接频段B模式延时模块和总数据选择器模块的输入端；A、B、C和D四个延时控制信号同时连接第一0‑25ps延时控制单元和第二0‑25ps延时控制单元的控制端；选择信号SA连接频段A数据选择器的控制端；频段B模式延时模块，用于接收频段A模式延时模块输出的0‑125ps延时信号和选择信号SB，并输出0‑1ns延时信号；所述频段B模式延时模块包括33个32.5ps延时单元和频段B数据选择器；第一32.5ps延时单元的输入端连接频段A模式延时模块的输出端；33个32.5ps延时单元依次串联；33个32.5ps延时单元中，编号为单数的32.5ps延时单元的输入端一起接至频段B数据选择器的输入端；频段B数据选择器的输出端连接频段C模式延时模块和总数据选择器模块的输入端；选择信号SB连接频段B数据选择器的控制端；频段C模式延时模块位于B频段模式延时模块的输出端，用于接收频段B模式延时模块输出的0‑1ns延时信号和选择信号SC，并输出0‑4ns延时信号；所述频段C模式延时模块包括33个125ps延时单元和频段C数据选择器；第一125ps延时单元的输入端连接频段B模式延时模块的输出端；33个125ps延时单元依次串联；33个125ps延时单元中，编号为单数的125ps延时单元的输入端一起接至频段C数据选择器的输入端；频段C数据选择器的输出端连接频段D模式延时模块和总数据选择器模块的输入端；选择信号SC连接频段C数据选择器的控制端；频段D模式延时模块位于C频段模式延时模块的输出端，用于接收频段C模式延时模块输出的 0‑4ns延时信号和选择信号SD，并输出0‑66.67ns延时信号；所述频段D模式延时模块包括差分转单端信号单元、单端转差分信号单元、65个1ns延时单元和频段D数据选择器；差分转单端信号单元的输入端连接频段C模式延时模块的输出端，差分转单端信号单元的输出端连接第一1ns延时单元；65个1ns延时单元依次串联；所有1ns延时单元的输入端接至频段D数据选择器的输入端；频段D数据选择器的输出端连接单端转差分信号单元的输入端；单端转差分信号单元的输出端连接总数据选择器模块；选择信号SD连接频段D数据选择器的控制端；总数据选择器模块，用于接收4个频段的延时信号和选择信号SE，对4个延时模块进行选择，并输出4个频段中的所需延时信号；输出缓冲模块，用于接收总数据选择器模块输出的信号，并输出最终延时信号。