[发明专利]串行外设接口SPI总线电路、实现方法以及电子设备

摘要

本发明公开了一种串行外设接口SPI总线电路、实现方法以及电子设备，该串行外设接口SPI总线电路包括：作为主设备的第一主机和第二主机以及作为从设备的一从机；第一主机、第二主机以及一从机上均设有SPI总线接口，第一主机的SPI总线接口、第二主机的SPI总线接口与一从机的SPI总线接口之间连接；第一主机上设有控制接口，第二主机上设有控制引脚，第一主机经控制接口向第二主机的控制引脚发送控制指令，以实现第一主机和第二主机分时复用一从机的SPI总线接口。通过本发明的这种SPI总线电路实现了分时复用机制，数据流向的有效管理，实现数据的传输和存储，同时方便系统后期的调试和升级。

主权项

1.一种串行外设接口SPI总线电路，其特征在于，所述SPI总线电路包括：作为主设备的第一主机和第二主机以及作为从设备的一从机；所述第一主机、所述第二主机以及所述一从机上均设有SPI总线接口，所述第一主机的SPI总线接口、所述第二主机的SPI总线接口与所述一从机的SPI总线接口之间直接连接；所述第一主机上设有控制接口，所述第二主机上设有控制引脚，所述第一主机经所述控制接口直接向所述第二主机的控制引脚发送控制指令，以实现所述第一主机和所述第二主机分时复用所述一从机的SPI总线接口；所述第一主机为微控制单元MCU；所述第二主机为现场可编程门阵列FPGA；所述一从机为队列串行外设接口闪存QSPI Flash；第一主机MCU的所述控制接口为I/O口；第二主机FPGA的所述控制引脚为被动配置模式下的复位引脚；所述第一主机MCU，在接收到调试升级指令后，经所述I/O口向所述第二主机FPGA的被动配置模式下的复位引脚发送控制指令，使得所述第二主机FPGA暂停访问所述从机QSPI Flash；以及，在检测到所述调试升级程序写入完成的指令后，经所述I/O口向所述第二主机FPGA的被动配置模式下的复位引脚发送控制指令，同时将第一主机的所述SPI总线接口挂起，使得所述第二主机FPGA恢复访问所述从机QSPIFlash。