[发明专利]一种深度学习多层神经网络的实现方法

摘要

本发明属于神经网络模型设计技术领域，具体涉及一种深度学习多层神经网络的实现方法。本发明的方法首先采用数字电路构建单层神经网络，之后将上一单层神经网络的输出作为下一单层神经网络的输入，采用串联的形式构建多层神经网络。本发明的方法解决了现有方法仅能构建浅层神经网络的技术问题，面向深度学习，建立了多层的神经网络硬件模型，通过脉冲大小实现信息传递，其模拟的神经元更加接近实际神经元。

主权项

1.一种深度学习多层神经网络的实现方法，其特征在于：包括以下步骤：步骤1采用数字电路构建单层神经网络；步骤2将上一单层神经网络的输出作为下一单层神经网络的输入，采用串联的形式构建多层神经网络；步骤1中，所述数字电路包括Freg模块、Encode模块、RAM模块、ACU模块和Breg模块：a)Freg模块为前向寄存器模块，Freg模块仅在自身状态位FULL为‘0’时才响应数据输入，当完成输入数据读入时状态位FULL变更为‘1’；当本层网络完成计算，本层网络的Breg模块状态位FULL由‘0’变更为‘1’，表示本层计算结束，Freg模块才将自身状态位FULL由‘1’变更为‘0’，等待数据输入；b)Encode模块逐位依次读取输入轴突(4)信息，若输入轴突(4)的连接信息为‘1’，则将该轴突(4)对应地址发往RAM模块，并给予一次脉冲时钟驱动后级电路工作；c)RAM模块中，在Encode模块的时钟激励下读取相应地址的值，其中，data_ram用来存储突触(1)连接信息，G_ram用来存储突触(1)的属性信息；d)ACU模块在Encode模块的时钟激励下完成一次对RAM输出值的累加/减运算：当G_ram存储的突触(1)属性信息为‘1’，即突触(1)为兴奋性突触(1)时，进行一次累加运算；若G_ram存储的突触(1)属性信息为‘0’，即突触(1)为抑制性突触(1)时，进行一次累减运算；e)Encode模块在完成最后一位输入轴突(4)信息的编码工作后向ACU模块发送结束控制信号，ACU模块在接收到结束控制信号后将累加/减运算结果与阈值相比较：若累加/减运算结果大于阈值则输出‘1’，表示神经元被激活；否则，输出‘0’，表示神经元未被激活；f)Breg模块为后向寄存器模块，其读入ACU模块的输出结果，并且置自身状态位FULL为‘1’等待下层网络读取ACU模块计算结果；当下层网络的Freg模块状态位FULL输出为‘1’时，即下层网络读取了本层网络ACU模块计算结果，本层Breg模块状态位FULL由‘1’变更为‘0’。