[发明专利]一种基于FPGA的BLVDS总线数据传送装置有效
| 申请号： | 201510244769.2 | 申请日： | 2015-05-14 |
| 公开（公告）号： | CN104883286B | 公开（公告）日： | 2018-06-05 |
| 发明（设计）人： | 李伟;黄作兵;乐凌志;黄蕾;赵永 | 申请（专利权）人： | 南京国电南自维美德自动化有限公司 |
| 主分类号： | H04L12/40 | 分类号： | H04L12/40 |
| 代理公司： | 南京纵横知识产权代理有限公司 32224 | 代理人： | 董建林 |
| 地址： | 210032 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于FPGA的BLVDS总线数据传送装置，包括CPU芯片、一条BLVDS总线、FPGA芯片，所述FPGA芯片包括：串行数据收发模块、存储器、编码发送模块、BLVDS数据收发模块、解码接收模块；所述CPU芯片与串行数据收发模块一端相连接，串行数据收发模块另二端分别与存储器、编码发送模块相连接；存储器另一端与BLVDS数据收发模块相连接；编码发送模块、BLVDS数据收发模块、解码接收模块并联后与BLVDS总线相连接。本发明将传统的BLVDS收发两条总线合并成一条，节约硬件开发成本，减少故障点。保证BLVDS总线上数据的完整性和正确性。 | ||
| 搜索关键词： | 编码发送模块 串行数据收发 数据收发模块 存储器 解码接收模块 数据传送装置 硬件开发 总线合并 传统的 故障点 并联 收发 节约 保证 | ||
【主权项】：
一种基于FPGA的BLVDS总线数据传送装置，包括CPU芯片、一条BLVDS总线，其特征在于：还包括FPGA芯片，所述FPGA芯片包括：串行数据收发模块、存储器、编码发送模块、BLVDS数据收发模块、解码接收模块；所述串行数据收发模块用于向CPU芯片、存储器收发数据，向编码发送模块发送CPU发送数据结束信号；所述存储器用于存储收发数据；所述编码发送模块用于向BLVDS总线发送报文开头信号、报文结束信号；所述BLVDS数据收发模块用于向BLVDS总线收发数据；所述解码接收模块用于解码从BLVDS总线接收到的报文开头信号、报文结束信号；所述CPU芯片与串行数据收发模块一端相连接，串行数据收发模块另二端分别与存储器、编码发送模块相连接；存储器另一端与BLVDS数据收发模块相连接；编码发送模块、BLVDS数据收发模块、解码接收模块并联后与BLVDS总线相连接；还包括数据量寄存器，所述数据量寄存器用于计算BLVDS接收数据的字节长度，所述数据量寄存器设置在解码接收模块内；所述报文开头信号包括：两字节高电平、0x05、0x64、收发数据帧的长度；所述报文结束信号包括：0x35。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南京国电南自维美德自动化有限公司，未经南京国电南自维美德自动化有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510244769.2/，转载请声明来源钻瓜专利网。
