[发明专利]在多站式衬底沉积系统中单个ALD循环厚度的控制

摘要

本发明涉及在多站式衬底沉积系统中单个ALD循环厚度的控制，具体公开了在多站式处理室中在多个半导体衬底上沉积膜材料的方法。该方法可以包括：将第一成组的一个或多个衬底加载至所述处理室中第一成组的一个或多个处理站处以及通过执行N个膜沉积循环将膜材料沉积至所所述第一成组的衬底上。此后，该方法可以进一步包括将所述第一成组的衬底从所述第一成组的处理站传送到在所述第二成组的一个或多个处理站；将第二成组的一个或多个衬底加载至所述第一成组的处理站处；以及通过执行N'个膜沉积循环，沉积膜材料至所述第一成组的衬底上以及所述第二成组的衬底上；其中，N'与N不相等。本发明还公开了可以用于执行类似操作的装置和计算机可读介质。

主权项

1.一种在4站式处理室中执行多步骤原子层沉积以在一批半导体衬底上沉积膜材料的方法，每批具有多对衬底，该方法包括：(a)将第一成对的衬底加载至所述处理室中第一成组的处理站处；(b)通过准确地执行N个膜沉积循环，沉积膜材料至所述第一成组的处理站处的所述第一成对的衬底上，其中在所述第一成组的处理站处的每个膜沉积循环产生具有介于0.1埃和2.5埃之间的厚度的膜材料；(c)在(b)中的沉积步骤之后，将所述第一成对的衬底从所述第一成组的处理站传送到在所述处理室中的第二成组的处理站；(d)将第二成对的衬底加载至所述处理室中所述第一成组的处理站处；(e)通过准确地执行N'个膜沉积循环，沉积膜材料至所述第一成组的处理站处的所述第二成对的衬底上以及至所述第二成组的处理站处的所述第一成对的衬底上；其中，N'与N不相等，其中N'等于N+1或者N－1，从而使得两次沉积循环的所述总的组合的厚度为2N+1或2N‑1，其中N和N'各自都大于或等于50，并且其中在所述第一和第二成组的处理站处的每次膜沉积循环产生具有介于0.1埃和2.5埃之间的厚度的膜材料；(f)在(e)中的沉积步骤之后，从所述处理室卸载所述第一成对的衬底，将所述第二成对的衬底从所述第一成组的处理站传送到所述第二成组的处理站，并且将第三成对的衬底加载到在所述第一成组的处理站处的所述处理室；以及(g)在(f)之后，通过准确地执行N个膜沉积循环，沉积膜材料至所述第二成组的处理站处的所述第二成对的衬底上以及至所述第一成组的处理站处的所述第三成对的衬底上，其中在所述第一和第二成组的处理站处的每个膜沉积循环产生具有介于0.1埃和2.5埃之间的厚度的膜材料；(h)在(g)中的沉积步骤之后，从所述处理室卸载所述第二成对的衬底；将所述第三成对的衬底传送到所述第二成组的处理站，并且将第四成对的衬底加载到在所述第一成组的处理站处的所述处理室；以及(i)为所述第三成对的衬底、第四成对的衬底以及在所述一批衬底中的其他成对的衬底中的每个重复步骤(e)至步骤(h)，以使得所述第三成对的衬底、所述第五成对的衬底以及在所述一批衬底中的其他奇数对的衬底中的每个在所述第一成组的处理站准确地接收N个膜沉积循环并且在所述第二成组的处理站准确地接收N'个膜沉积循环，并且使得所述第四成对的衬底、所述第六成对的衬底以及在所述一批衬底中的其他偶数对的衬底中的每个在所述第一成组的处理站准确地接收N'个膜沉积循环并且在所述第二成组的处理站准确地接收N个膜沉积循环。