[发明专利]对包括共用选择晶体管栅极的非易失性存储器单元进行编程的方法

摘要

本发明的各个实施例涉及对包括共用选择晶体管栅极的非易失性存储器单元进行编程的方法。本发明涉及一种用于控制两个配对存储器单元(C11，C12)的方法，每个配对存储器单元包括浮置栅极晶体管(FGT11，FGT12)，其包括状态控制栅极(CG)，与包括由两个存储器单元共用的选择控制栅极(SGC)的选择晶体管(ST11、ST12)，该浮置栅极晶体管的漏极连接至相同的位线(BL)，该方法包括通过热电子注入、通过施加正电压(BLV3)至位线(BL)以及施加正电压(Vpg)至第一存储器单元的状态控制栅极、并且同时将能够使得编程电流(I2)流过第二存储器单元(C12，C22)而不使其切换至被编程状态的正电压(Vsp)施加至第二存储器单元的状态控制栅极，从而对第一存储器单元(C11，C12)编程的步骤。

主权项

1.一种用于控制在半导体衬底(PW)上的非易失性存储器的方法，所述非易失性存储器包括：至少一个位线(BL)，至少两个控制栅极线(CGL<i>，CGL<i+1>)，至少一个字线(WL<i,i+1>)，以及至少一配对存储器单元对(C11、C12，C21、C22)，包括：第一存储器单元，包括：第一浮置栅极晶体管(FGT11)，具有：控制栅极(CG)，耦合至第一控制栅极线(CGL<i>)，第一导电端子，耦合至所述位线，以及第二导电端子，通过第一选择晶体管(ST11、ST3)而耦合至源极线，所述第一选择晶体管具有：选择控制栅极(SGC)，耦合至所述字线，以及第二存储器单元，包括：第二浮置栅极晶体管(FGT12)，具有：控制栅极，耦合至第二控制栅极线(CGL<i+1>)，第一导电端子，耦合至所述位线，以及第二导电端子，通过第二选择晶体管(ST12、ST3)而耦合至所述源极线，所述第二选择晶体管与所述第一选择晶体管共用所述选择控制栅极，所述方法的特征在于，包括以下步骤：通过向所述位线(BL)施加第一正电压(BLV3)、并且向所述第一控制栅极线(CGL<i>)施加第二正电压(Vpg)，借由流过所述第一存储器单元的编程电流(I1)，通过热电子注入，而对所述第一存储器单元(C11，C21)进行编程，以及当对所述第一存储器单元进行编程时，向所述第二控制栅极线(CGL<i+1>)施加第三正电压(Vsp)，所述第三正电压能够使得编程电流(I2)流过所述第二存储器单元(C12，C22)而不使所述第二存储器单元切换到被编程状态。