[发明专利]半导体器件及其制造方法有效

专利信息
申请号: 201510254731.3 申请日: 2015-05-18
公开(公告)号: CN105097934B 公开(公告)日: 2020-03-20
发明(设计)人: 江口聪司;饭田哲也;市村昭雄;安孙子雄哉 申请(专利权)人: 瑞萨电子株式会社
主分类号: H01L29/78 分类号: H01L29/78;H01L21/336;H01L29/06
代理公司: 北京市金杜律师事务所 11256 代理人: 李辉
地址: 日本*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明的各个实施例涉及一种半导体器件及其制造方法。本发明提供了一种包括具有改进的可靠性的功率半导体元件的半导体器件。该半导体器件具有单元区域、和形成在该单元区域外部的外围区域。在单元区域中的n型列区域的n型杂质浓度高于在外围区域中的由外延层组成的n型列区域的n型杂质浓度。进一步地,在单元区域和外围区域中的每一个中,保持电荷平衡;并且将每个总电荷设置为,使在单元区域中的第一p型列区域的总电荷和n型列区域的总电荷分别大于在外围区域中的第三p型列区域的总电荷和由外延层组成的n型列区域的总电荷。
搜索关键词: 半导体器件 及其 制造 方法
【主权项】:
一种半导体器件,配备有具有单元区域和形成在所述单元区域外部的外围区域的半导体芯片,所述半导体芯片包括:(a)半导体衬底,(b)外延层,为第一导电类型,形成在所述半导体衬底的主表面之上,(c)第一列区域,为所述第一导电类型,形成在所述单元区域中的所述外延层中并且彼此隔开,(d)多个第二列区域,为第二导电类型,形成在所述单元区域中的所述外延层中并且夹设在彼此相邻的所述第一列区域之间,所述第二导电类型是与所述第一导电类型不同的导电类型,(e)第三列区域,为所述第一导电类型,形成在所述外围区域中的所述外延层中并且彼此隔开,(f)多个第四列区域,为所述第二导电类型,形成在所述外围区域中的所述外延层中并且夹设在彼此相邻的所述第三列区域之间,以及(g)元件部,形成在所述外延层的上表面之上,其中在所述单元区域中的所述第一列区域的第一导电类型的杂质浓度高于在所述外围区域中的所述第三列区域的所述第一导电类型的杂质浓度。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201510254731.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top