[发明专利]改进的相位插值器

摘要

本发明提供一种改进的相位插值器，其包括时钟选择译码器，用于对插值控制码进行译码得到一组时钟选择码；相位选择译码器，用于对插值控制码进行译码得到相位选择码；第一时钟选择电路，根据所述一组时钟选择码输出第一或第三时钟信号；第二时钟选择电路，根据所述一组时钟选择码输出第二或第四时钟信号；相位插值电路，根据相位选择码对第一或第二时钟选择电路输出的时钟信号进行插值并输出插值后的时钟信号；时钟切换判断电路，其根据所述一组时钟选择码中的时钟选择码的变化判断是否会进行时钟信号切换，如果是，使得所述相位选择译码器将相位选择码设定为预定的码值并输出。这样能够避免时钟切换过程中产生的毛刺对相位插值器输出信号的影响。

主权项

一种相位插值器，其特征在于，其包括：时钟选择译码器，用于利用采样时钟对输入的插值控制码进行译码得到一组时钟选择码，所述一组时钟选择码中均包括多个时钟选择码；相位选择译码器，用于利用采样时钟对输入的插值控制码进行译码得到相位选择码；第一时钟选择电路，其具有第一输入端、第二输入端和输出端，第一输入端接收第一时钟信号，第二输入端接收第三时钟信号，第一时钟选择电路根据所述一组时钟选择码有选择的输出第一时钟信号或第三时钟信号；第二时钟选择电路，其具有第三输入端、第四输入端和输出端，第三输入端接收第二时钟信号，第四输入端接收第四时钟信号，第二时钟选择电路根据所述一组时钟选择码有选择的输出第二时钟信号或第四时钟信号；相位插值电路，其第一输入端与第一时钟选择电路的输出端相连，其第二输入端与第二时钟选择电路的输出端相连，其控制端与相位选择译码器的输出端相连，其根据相位选择码对两个输入端输入的时钟信号进行插值，并输出插值后的时钟信号，时钟切换判断电路，其根据所述一组时钟选择码中的时钟选择码的变化判断第一时钟选择电路是否会进行时钟信号切换和/或第二时钟选择电路是否会进行时钟信号切换，如果是，则输出时钟信号切换脉冲；在所述时钟信号切换脉冲有效期间，所述相位选择译码器会将相位选择码设定为预定的码值并输出，在此期间，第一时钟选择电路完成时钟信号切换和/或第二时钟选择电路完成时钟信号切换，在所述时钟信号切换脉冲无效期间，所述相位选择译码器会正常的输出译码得到的相位选择码。