[发明专利]半导体装置以及半导体装置的制造方法

摘要

本发明提供一种半导体装置以及半导体装置的制造方法，能实现精细化，并防止阈值电压和导通电压的上升，并且能防止破坏耐量的降低。n+型发射极区域(6)和p++型接触区域(7)在沟槽呈条状延伸的第一方向上交替重复配置于夹在槽栅之间的台面部上。p+型区域(8)覆盖n+型发射极区域(6)与p++型接触区域(7)的接合界面的下侧端部。在形成该槽栅结构时，利用第一离子注入在台面部沿第一方向以规定间隔选择性地形成n+型发射极区域(6)。接着，利用第二离子注入在台面部的整个面上形成比n+型发射极区域(6)要浅的p+型区域(8)。接着，利用第三离子注入在p+型区域(8)的内部选择性地形成p++型接触区域(7)。之后，使n+型发射极区域(6)与p++型接触区域(7)扩散并接触。

主权项

1.一种半导体装置的制造方法，该半导体包括：第二导电型的第二半导体区域，该第二导电型的第二半导体区域设置在第一导电型的第一半导体区域的一个面侧；多个沟槽，该多个沟槽沿深度方向贯穿所述第二半导体区域并到达所述第一半导体区域，且以条状的平面图案来配置；栅极电极，该栅极电极隔着栅极绝缘膜设置在所述沟槽的内部；第一导电型的第三半导体区域，该第一导电型的第三半导体区域选择性地设置在所述第二半导体区域的、夹在相邻的所述沟槽之间的台面部上；以及第二导电型的第四半导体区域，该第二导电型的第四半导体区域与所述第三半导体区域相接地设置在所述台面部上，且杂质浓度高于所述第二半导体区域，该半导体装置的制造方法的特征在于，包括：在所述台面部上以规定间隔在所述沟槽呈条状延伸的第一方向上选择性地形成所述第三半导体区域的第一工序；在所述台面部的、夹在所述第一方向上相邻的所述第三半导体区域之间的整个部分上形成杂质浓度高于所述第二半导体区域的第二导电型的第五半导体区域的第二工序；在所述第五半导体区域内部与所述第三半导体区域相隔开的位置选择性地形成杂质浓度高于所述第五半导体区域的所述第四半导体区域的第三工序；以及在所述第一方向上相邻的所述第五半导体区域，使所述第三半导体区域与所述第四半导体区域扩散并接触，以使得所述第三半导体区域与所述第四半导体区域在所述第一方向上交替重复地配置的第四工序。