[发明专利]用于预测判决反馈均衡的系统和显示器

摘要

本发明公开一种CML四分之一速率预测判决反馈均衡器体系结构。在一个实施例中，多个采样器‑复接器块一次采样一个接收到的模拟信号，每个采样器‑复接器块包括由多相位时钟控制的两个采样器以及复接器‑锁存器；并且每个复接器‑锁存器的输出用于控制另一复接器‑锁存器的选择输入，每个复接器‑锁存器的输出可以代表最后接收的比特的值，使得另一复接器‑锁存器选择两个采样器中适合的一个采样器，每个采样器在采样前向所接收的模拟信号施加不同的校正。每个复接器‑锁存器是钟控元件，其在其时钟输入处的信号具有第一逻辑电平时跟踪数据输入并且在其时钟输入具有另一(即第二)逻辑电平时维持其输出状态。

主权项

1.一种用于预测判决反馈均衡的系统，所述系统包括：/n第一采样器-复接器块和第二采样器-复接器块，所述第一采样器-复接器块和所述第二采样器-复接器块中的每一个包括：/n第一采样器和第二采样器，/n所述第一采样器和所述第二采样器具有公共模拟输入和公共时钟输入，/n所述第一采样器和所述第二采样器中的每一个采样器在其时钟输入处的第一时钟信号是第一逻辑电平时维持其输出状态；和/n复接器-锁存器，连接至所述第一采样器的输出和所述第二采样器的输出，/n所述复接器-锁存器具有时钟输入、选择输入和输出，/n所述复接器-锁存器在其时钟输入处的第二时钟信号是第二逻辑电平时维持其输出状态，/n所述第一采样器-复接器块中的复接器-锁存器的输出连接至所述第二采样器-复接器块中的复接器-锁存器的选择输入，以及/n时钟发生器，所述时钟发生器为包括环行振荡器的锁相环，所述时钟发生器具有：/n第一时钟输出，具有第一相位，和/n第二时钟输出，具有相对于所述第一相位延迟一个单位间隔的第二相位，所述时钟发生器的所述第一时钟输出连接至所述第一采样器-复接器块中的第一采样器和第二采样器的公共时钟输入，/n其中所述第一采样器包括：/n差分对，包括第一晶体管、第二晶体管、第一电阻器和第二电阻器；和/n交叉耦合对，包括第三晶体管和第四晶体管，/n所述第一电阻器的第一端子连接至第一电源线，/n所述第一电阻器的第二端子连接至所述第一晶体管的漏极和所述第一采样器的输出，/n所述第二电阻器的第一端子连接至所述第一电源线，并且/n所述第二电阻器的第二端子连接至所述第二晶体管的漏极和所述第一采样器的输出，/n其中所述复接器-锁存器包括：/n第一差分对，包括第一晶体管、第二晶体管、第一电阻器和第二电阻器；和/n第二差分对，包括第三晶体管、第四晶体管、第三电阻器和第四电阻器，/n所述第一差分对的差分输出与所述第二差分对的差分输出并行连接，并且/n其中所述复接器-锁存器不包括从所述复接器-锁存器的第一差分对的第一晶体管的栅极连接至所述复接器-锁存器的第一差分对的第二晶体管的漏极的电容器。/n