[发明专利]时钟信号产生电路有效
| 申请号： | 201510293013.7 | 申请日： | 2015-06-01 |
| 公开（公告）号： | CN106301291B | 公开（公告）日： | 2019-07-30 |
| 发明（设计）人： | 唐华;刘飞;杨家奇;荀本鹏;杨海峰 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H03K3/02 | 分类号： | H03K3/02 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 郭学秀;吴敏 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种时钟信号产生电路，包括：延迟缓冲单元、反相单元、第一延迟线单元和第二延迟线单元；其中：所述第一延迟线单元包括依次串联连接的第一与非门逻辑运算子单元、第一延迟子单元和第一电平转换电路；所述第二延迟线单元包括依次串联连接的第二与非门逻辑运算子单元、第二延迟子单元和第二电平转换电路；所述第一与非门逻辑运算子单元与第二与非门逻辑运算子单元结构相同，第一延迟子单元和第二延迟子单元结构相同，所述第一电平转换电路和第二电平转换电路结构相同。上述的方案可以产生可靠的非重叠时钟信号，并节约能源。 | ||
| 搜索关键词： | 时钟 信号 产生 电路 | ||
【主权项】：
1.一种时钟信号产生电路，其特征在于，包括：延迟缓冲单元、反相单元、第一延迟线单元和第二延迟线单元；所述延迟缓冲单元的输入端与具有预设占空比的时钟信号耦接，输出端与所述第一延迟线单元的第一输入端耦接，并通过所述反相单元与所述第二延迟线单元的第一输入端耦接，所述第一延迟线单元的输出端与所述第二延迟线单元的第二输入端耦接，所述第二延迟线单元的输出端与所述第一延迟线单元的第二输入端耦接；其中：所述第一延迟线单元包括依次串联连接的第一与非门逻辑运算子单元、第一延迟子单元和第一电平转换电路；所述第二延迟线单元包括依次串联连接的第二与非门逻辑运算子单元、第二延迟子单元和第二电平转换电路；所述第一与非门逻辑运算子单元与所述第二与非门逻辑运算子单元结构相同，所述第一延迟子单元和所述第二延迟子单元结构相同，所述第一电平转换电路和所述第二电平转换电路结构相同；所述第一延迟子单元的输出端输出第一时钟信号；所述第二延迟子单元的输出端输出第二时钟信号；所述第一电平转换电路的输出端输出第一延迟时钟信号；所述第二电平转换电路的输出端输出第二延迟时钟信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510293013.7/，转载请声明来源钻瓜专利网。
