[发明专利]高压半导体器件及其制造方法有效
| 申请号： | 201510305777.3 | 申请日： | 2015-06-05 |
| 公开（公告）号： | CN104835837B | 公开（公告）日： | 2017-07-28 |
| 发明（设计）人： | 姚国亮;张邵华;吴建兴 | 申请（专利权）人： | 杭州士兰微电子股份有限公司 |
| 主分类号： | H01L29/06 | 分类号： | H01L29/06;H01L29/78;H01L21/336 |
| 代理公司： | 上海专利商标事务所有限公司31100 | 代理人： | 张振军 |
| 地址： | 310012*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种高压半导体器件及其制造方法，该器件包括第一掺杂类型的半导体衬底；第二掺杂类型的外延层，位于半导体衬底上；第二掺杂类型的高压阱，位于外延层内；第二掺杂类型的深阱，位于高压阱内；第一掺杂类型的降场层，位于外延层的表面和/或外延层的内部，降场层的至少一部分位于深阱内；第一掺杂类型的第一阱，与高压阱并列地位于外延层内；第二掺杂类型的源极欧姆接触区，位于第一阱内；漏极欧姆接触区，位于深阱内；靠近源极欧姆接触区的栅极，至少覆盖源极欧姆接触区与高压阱之间的外延层。本发明能够有效降低工艺制造难度，提高器件参数特性，而且有利于提高器件的可靠性。 | ||
| 搜索关键词： | 高压 半导体器件 及其 制造 方法 | ||
【主权项】：
一种高压半导体器件，其特征在于，包括：第一掺杂类型的半导体衬底；第二掺杂类型的外延层，位于所述半导体衬底上，所述第二掺杂类型与第一掺杂类型相反；第二掺杂类型的高压阱，位于所述外延层内；第二掺杂类型的深阱，位于所述高压阱内；第一掺杂类型的降场层，位于所述外延层的表面和/或所述外延层的内部，所述降场层的至少一部分位于所述深阱内；第一掺杂类型的第一阱，与所述高压阱并列地位于所述外延层内；第二掺杂类型的源极欧姆接触区，位于所述第一阱内；漏极欧姆接触区，位于所述深阱内；靠近所述源极欧姆接触区的栅极，至少覆盖所述源极欧姆接触区与所述高压阱之间的外延层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州士兰微电子股份有限公司，未经杭州士兰微电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510305777.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
