[发明专利]一种多相位时钟输出的装置

摘要

本发明公开了一种多相位时钟输出的装置该装置包括：鉴频鉴相器，用于比较输入信号和反馈信号的频率差值和相位差值；根据频率差值和相位差值产生脉冲控制信号；电荷泵，用于根据脉冲控制信号产生电流信号；环路滤波器，用于根据电流信号调节控制电压；压控振荡器，用于产生第一n路输出信号；并根据控制电压调节第一n路输出信号的频率；多相位信号产生模块，用于接收压控振荡器产生的第一n路输出信号；并在电路启动时对第一n路输出信号中的第一路输出信号进行计数；当计数值满足预定阈值时，按序依次输出第二n路输出信号。

主权项

1.一种多相位时钟输出的装置，其特征在于，所述装置包括：鉴频鉴相器，用于比较输入信号和反馈信号的频率差值和相位差值；根据所述频率差值和相位差值产生脉冲控制信号；电荷泵，用于根据所述脉冲控制信号产生电流信号；环路滤波器，用于根据所述电流信号调节控制电压；压控振荡器VCO，用于产生第一n路输出信号；并根据所述控制电压调节所述第一n路输出信号的频率；其中，所述第一n路输出信号中的第一路输出信号还用于作为所述反馈信号，n为自然数；多相位信号产生模块，用于接收所述压控振荡器产生的所述第一n路输出信号；并在电路启动时对所述第一n路输出信号中的第一路输出信号进行计数；当所述计数的数值满足预定阈值时，按序依次输出第二n路输出信号；其中,所述多相位信号产生模块包括：计数器、第一锁存器、锁存器组、第一逻辑门电路和逻辑门电路组；所述计数器，用于对所述第一路输出信号进行计数；当所述计数值满足预定阈值时，输出第一控制信号启动所述第一锁存器；所述第一锁存器，用于输出第一复位信号，以便按序依次输出所述第二n路输出信号；所述锁存器组包括n‑1个锁存器；所述逻辑门电路组包括n‑1个逻辑门电路；第k个逻辑门电路的第一输入端接收VCO的第k+1个输出信号；第二输入端连接至第k个锁存器的输出端；第k个锁存器的时钟输入端为和第k+1个输出信号相差第一相位数值的第i个输出信号；第k个锁存器的锁存控制端和第k‑1个锁存器的输出端相连，第1个锁存器的锁存控制端接收所述第一锁存器输出的第一复位信号，其中i和k均为自然数，且i≤n‑1，k≤n‑1；所述第一逻辑门电路的第一输入端接收VCO的第1个输出信号并且经配置输出该输出信号。