[发明专利]基于逻辑保护放大电路的复合保护型光激发栅极驱动系统

摘要

本发明公开了一种基于逻辑保护放大电路的复合保护型光激发栅极驱动系统，主要由驱动芯片M，自锁光激发电路，与该驱动芯片M相连接的驱动电路，以及串接在驱动芯片M与自锁激发电路之间同相交流信号放大电路组成；所述同相交流信号放大电路由功率放大器P1，一端与驱动芯片M的VCC管脚相连接、另一端与功率放大器P1的正极输入端相连接的电阻R4等组成，在功率放大器P1与驱动芯片M的INP管脚之间还串接有逻辑保护放大电路，在驱动芯片M上设置有复合型保护电路。本发明能够在输入电流或者电路的运行温度过高时能够迅速的切断电路的供电，避免电路受到电流的冲击或长期在高温下运行造成的损坏，大大提高了电路的使用寿命，还能根据外部光照条件来自动激发驱动芯片M的相关功能，无需增加额外的启动装置，因此其功耗较低。

主权项

基于逻辑保护放大电路的复合保护型光激发栅极驱动系统，主要由驱动芯片M，自锁光激发电路，与该驱动芯片M相连接的驱动电路，以及串接在驱动芯片M与自锁激发电路之间同相交流信号放大电路组成；所述同相交流信号放大电路由功率放大器P1，一端与驱动芯片M的VCC管脚相连接、另一端与功率放大器P1的正极输入端相连接的电阻R4，一端与功率放大器P1的负极输入端相连接、另一端与自锁光激发电路相连接的电阻R5，以及正极与功率放大器P1的正极输入端相连接、负极外接电源的极性电容C5组成，其特征在于，在功率放大器P1与驱动芯片M的INP管脚之间还串接有逻辑保护放大电路(20)，在驱动芯片M上设置有复合型保护电路(10)；所述逻辑保护放大电路(20)主要由功率放大器P2，功率放大器P3，与非门IC4，与非门IC5，负极与功率放大器P2的正极输入端相连接、正极经电阻R9后与与非门IC5的负极输入端相连接的极性电容C6，一端与与非门IC4的负极输入端相连接、另一端与功率放大器P2的正极输入端相连接的电阻R6，串接在功率放大器P2的负极输入端与输出端之间的电阻R7，一端与与非门IC4的输出端相连接、另一端与功率放大器P3的负极输入端相连接的电阻R8，串接在功率放大器P3的正极输入端与输出端之间的极性电容C7，正极与与非门IC5的输出端相连接、负极顺次经稳压二极管D2和电阻R10后与功率放大器P2的输出端相连接的电容C8，P极与功率放大器P3的输出端相连接、N极顺次经电阻R12和电阻R11后与稳压二极管D2和电阻R10的连接点相连接的二极管D3，以及N极与电容C8的负极相连接、P极与二极管D3和电阻R12的连接点相连接的稳压二极管D4组成；所述与非门IC4的正极输入端与功率放大器P2的负极输入端相连接；功率放大器P3的输出端与非门IC5的正极输入端相连接，其正极输入端则与功率放大器P2的输出端相连接；所述极性电容C6的正极与功率放大器P1的输出端相连接，而电阻R12与电阻R11的连接点则与驱动芯片M的INP管脚相连接；所述复合型保护电路(10)由输入线路，时基集成电路Q101，三极管VT101，三极管VT102，三极管VT103，三极管VT104，三极管VT105，一端与三极管VT101的发射极相连接、另一端与三极管VT103的集电极相连接的电阻R101，一端与三极管VT101的基极相连接、另一端与三极管VT104的发射极相连接、滑动端与三极管VT103的基极相连接的滑动变阻器RP101，N极与三极管VT101的集电极相连接、P极与三极管VT102的基极相连接的二极管D101，与二极管D101并联的继电器K101，一端与二极管D101的P极相连接、另一端与三极管VT105的基极相连接的电阻R103，P极经电阻R102后与三极管VT101的集电极相连接、N极与时基集成电路Q101的Discharge管脚相连接的二极管D103，一端与二极管D103的N极相连接、另一端与三极管VT105的集电极相连接的电阻R104，P极与二极管D103的N极相连接、N极与时基集成电路Q101的GND管脚相连接的二极管D102，一端与二极管D103的P极相连接、另一端与二极管D102的N极相连接、滑动端与时基集成电路Q101的Control voltage管脚相连接的滑动变阻器RP102，P极接地、N极与二极管D103的P极相连接的二极管D104，负极接地、正极同时与时基集成电路Q101的Trigger管脚和Thresshold管脚相连接的电容C101，与电容C101并联的热敏电阻RT101，以及一端与二极管D104的N极相连接、另一端经电阻R105后与电容C101的正极相连接的滑动变阻器RP103组成；其中，三极管VT101的集电极与输入电路相连接，三极管VT101的基极同时与三极管VT102的发射极和三极管VT103的发射极相连接，三极管VT101的集电极还与三极管VT102的集电极相连接，三极管VT101的发射极还与三极管VT104的集电极相连接，三极管VT104的发射极接地，三极管VT104的基极与三极管VT105的集电极相连接，三极管VT105的发射极接地，时基集成电路Q101的GND管脚接地，二极管D104的N极同时与时基集成电路Q101的Vcc管脚和Reset管脚相连接，所述继电器K101的常闭触电开关S101设置在输入线路上，输入线路的输出端与驱动芯片M的Vcc管脚相连接。