[发明专利]一种LDO电路及其供电方法,FPGA芯片

摘要

本发明涉及一种LDO电路及其供电方法，FPGA芯片。在一个实施例中，该供电方法应用于由LDO电路以及配置存储器构成的FPGA芯片，其中，FPGA芯片包括第一工作状态和第二工作状态，该LDO电路设置有第一输出电压和第二输出电压；该方法包括确定FPGA芯片的工作状态；当FPGA芯片处于第一工作状态时，LDO电路由第一输出支路向第一外部功能模块输出第一输出电压；当FPGA芯片处于第二工作状态时，LDO电路由第二输出支路向第一外部功能模块输出第二输出电压。本发明有效的降低了FPGA芯片休眠状态时的功耗，从而延长电源的使用寿命。

主权项

一种LDO电路，其特征在于，所述电路包括：第一输出支路和第二输出支路；所述第一输出支路和所述第二输出支路与第一外部功能模块连接；根据第二外部功能模块提供的配置信息，由所述第一输出支路向所述第一外部功能模块输出第一输出电压或者由所述第二输出支路向所述第一外部功能模块输出第二输出电压；所述第一输出支路包括：带隙基准源、第一运算放大器、第二运算放大器、第一功率管、第一电源电压和第一电阻及可用配置位调节电阻组成的电源网络；所述配置信息包括第一控制信号、第二控制信号和第三控制信号；所述第一运算放大器接入第一控制信号；所述第二运算放大器接入第二控制信号；所述带隙基准源的输出脚与所述第一运算放大器的反向输入端相连接；所述第一运算放大器正向输入端与所述可用配置位调节电阻、所述第一电阻相连接；所述第一电阻的另一端接地；所述第一运算放大器的正向输出端与所述第二运算放大器的反向输入端相连接；所述第一运算放大器的反向输出端与所述第二运算放大器的正向输入端相连接；所述第二运算放大器的输出端与所述第一功率管的栅极相连接；所述第一功率管的源极与所述第一电源电压相连接；所述第一功率管的漏极与所述可用配置位调节电阻的另一端、所述第二输出支路相连接；所述第二输出支路包括：第二电源电压和第二功率管；所述第二功率管的漏极与所述第一功率管的漏极相连接；所述第二功率管的栅极接入第三控制信号；所述第二功率管的源极与所述第二电源电压相连接。