[发明专利]数字延迟单元与信号延迟电路有效
| 申请号： | 201510321530.0 | 申请日： | 2015-06-12 |
| 公开（公告）号： | CN106209075B | 公开（公告）日： | 2019-04-12 |
| 发明（设计）人： | 郑雨轩 | 申请（专利权）人： | 慧荣科技股份有限公司 |
| 主分类号： | H03L7/081 | 分类号： | H03L7/081 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 徐洁晶 |
| 地址： | 中国台湾新竹县*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种数字延迟单元与信号延迟电路，该数字延迟单元，由多个NAND栅所组成。该数字延迟单元包括一第一延迟路径与一第二延迟路径。该第一延迟路径，耦接在一第一输入端与一输出端之间，用以提供一个NAND栅的时间延迟。该第二延迟路径，耦接在一第二输入端与该输出端之间，可用以提供三个NAND栅的时间延迟。 | ||
| 搜索关键词： | 数字 延迟 单元 信号 电路 | ||
【主权项】：
1.一种数字延迟单元，包括：一反相器，接收一第一信号；一第一信号输入端，作为一第一时脉输入端、并耦接至一第一NAND栅的一第一输入端；该第一NAND栅，其第二输入端耦接至该反相器的输出端；一第二NAND栅，其第一输入端耦接至该第一NAND栅的一输出端；一第三NAND栅，其第一输入端耦接至该第二NAND栅的一输出端，其第二输入端耦接至作为一第二时脉输入端的一第二信号输入端；以及一第四NAND栅，其一第一输入端接收该第一信号，一第二输入端接收一第二信号，且一输出端耦接至该第二NAND栅的一第二输入端；其中当该第一信号输入端接收为时脉信号的一输入信号时，该第一信号的逻辑电位被设为0且该第二信号输入端的逻辑电位被设为1，以及当该第二信号输入端接收为时脉信号的该输入信号时，该第一信号的逻辑电位被设为1，且该第二信号的逻辑电位被设为1。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于慧荣科技股份有限公司，未经慧荣科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510321530.0/，转载请声明来源钻瓜专利网。
