[发明专利]一种半导体器件及其制作方法和电子装置在审
申请号: | 201510323067.3 | 申请日: | 2015-06-12 |
公开(公告)号: | CN106298668A | 公开(公告)日: | 2017-01-04 |
发明(设计)人: | 纪世良;韩秋华;张海洋 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L21/31;H01L21/3205;H01L21/3213 |
代理公司: | 北京市磐华律师事务所11336 | 代理人: | 董巍,高伟 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种半导体器件及其制作方法和电子装置,提供具PMOS区域和NMOS区域的半导体衬底,PMOS区域包括第一虚拟栅极,NMOS区域包括第二虚拟栅极,在半导体衬底上还形成有层间介电层;在半导体衬底上沉积形成SiO2层;去除第一虚拟栅极以形成沟槽;在沟槽中和SiO2层上沉积形成功函数金属层;执行平坦化工艺;在半导体衬底上形成图案化的硬掩膜层;根据图案化的硬掩膜层蚀刻去除第二虚拟栅极,其中,蚀刻包括主蚀刻和终点蚀刻,蚀刻采用的蚀刻气体包括NF3和H2;执行蚀刻后处理工艺。该方法避免了层间介电层的损伤和凝聚缺陷的发生,提高了器件的一致性和确保了器件的稳定性,最终提高了器件的性能和良品率。 | ||
搜索关键词: | 一种 半导体器件 及其 制作方法 电子 装置 | ||
【主权项】:
一种半导体器件的制作方法,包括:提供具有PMOS区域和NMOS区域的半导体衬底,所述PMOS区域包括第一虚拟栅极,所述NMOS区域包括第二虚拟栅极,其中,在所述半导体衬底上还形成有环绕所述第一和第二虚拟栅极并露出所述第一和第二虚拟栅极顶面的层间介电层;在所述半导体衬底上沉积形成SiO2层,所述SiO2层覆盖所层间介电层、所述第一和第二虚拟栅极的顶面;去除所述第一虚拟栅极以形成沟槽;在所述沟槽中和所述SiO2层上沉积形成功函数金属层,所述功函数金属层填满所述沟槽;执行平坦化工艺,直至露出所述层间介电层;在所述半导体衬底上形成覆盖所述PMOS区域露出所述NMOS区域的图案化的硬掩膜层;根据图案化的所述硬掩膜层蚀刻去除所述第二虚拟栅极,其中,所述蚀刻包括主蚀刻和终点蚀刻,所述蚀刻采用的蚀刻气体包括NF3和H2;执行蚀刻后处理工艺。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510323067.3/,转载请声明来源钻瓜专利网。
- 上一篇:半导体结构的形成方法
- 下一篇:半导体器件的形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造