[发明专利]一种半导体器件及其制作方法和电子装置在审

专利信息
申请号: 201510323067.3 申请日: 2015-06-12
公开(公告)号: CN106298668A 公开(公告)日: 2017-01-04
发明(设计)人: 纪世良;韩秋华;张海洋 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司
主分类号: H01L21/8238 分类号: H01L21/8238;H01L21/31;H01L21/3205;H01L21/3213
代理公司: 北京市磐华律师事务所11336 代理人: 董巍,高伟
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种半导体器件及其制作方法和电子装置,提供具PMOS区域和NMOS区域的半导体衬底,PMOS区域包括第一虚拟栅极,NMOS区域包括第二虚拟栅极,在半导体衬底上还形成有层间介电层;在半导体衬底上沉积形成SiO2层;去除第一虚拟栅极以形成沟槽;在沟槽中和SiO2层上沉积形成功函数金属层;执行平坦化工艺;在半导体衬底上形成图案化的硬掩膜层;根据图案化的硬掩膜层蚀刻去除第二虚拟栅极,其中,蚀刻包括主蚀刻和终点蚀刻,蚀刻采用的蚀刻气体包括NF3和H2;执行蚀刻后处理工艺。该方法避免了层间介电层的损伤和凝聚缺陷的发生,提高了器件的一致性和确保了器件的稳定性,最终提高了器件的性能和良品率。
搜索关键词: 一种 半导体器件 及其 制作方法 电子 装置
【主权项】:
一种半导体器件的制作方法,包括:提供具有PMOS区域和NMOS区域的半导体衬底,所述PMOS区域包括第一虚拟栅极,所述NMOS区域包括第二虚拟栅极,其中,在所述半导体衬底上还形成有环绕所述第一和第二虚拟栅极并露出所述第一和第二虚拟栅极顶面的层间介电层;在所述半导体衬底上沉积形成SiO2层,所述SiO2层覆盖所层间介电层、所述第一和第二虚拟栅极的顶面;去除所述第一虚拟栅极以形成沟槽;在所述沟槽中和所述SiO2层上沉积形成功函数金属层,所述功函数金属层填满所述沟槽;执行平坦化工艺,直至露出所述层间介电层;在所述半导体衬底上形成覆盖所述PMOS区域露出所述NMOS区域的图案化的硬掩膜层;根据图案化的所述硬掩膜层蚀刻去除所述第二虚拟栅极,其中,所述蚀刻包括主蚀刻和终点蚀刻,所述蚀刻采用的蚀刻气体包括NF3和H2;执行蚀刻后处理工艺。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201510323067.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top