[发明专利]一种双滤波放大型混合型栅极驱动系统

摘要

本发明公开了一种双滤波放大型混合型栅极驱动系统，主要由驱动芯片M，驱动电路，同相交流信号放大电路，自锁光激发电路，自举电路，功率驱动放大电路组成，还设有双滤波放大电路、光束激发式逻辑放大电路和逻辑保护射极耦合式放大电路。本发明能够更好的对电路中的杂波信号进行过滤，并对其进行放大，进一步提高了产品的精准性与适用范围，还能根据外部光照条件来自动激发驱动芯片M的相关功能，无需增加额外的启动装置，因此其功耗较低，其启动时间仅为传统栅极驱动电路启动时间的1/4，其启动时间极短。

主权项

一种双滤波放大型混合型栅极驱动系统，主要由驱动芯片M，与驱动芯片M相连接的驱动电路，与驱动芯片M相连接的同相交流信号放大电路，与同相交流信号放大电路相连接的自锁光激发电路，与该自锁光激发电路相连接的自举电路，以及设置在自锁光激发电路与驱动芯片M之间的功率驱动放大电路(30)组成，其特征在于，还设有分别与自举电路、自锁光激发电路和功率驱动放大电路(30)相连接的光束激发式逻辑放大电路，以及串接在功率驱动放大电路(30)与驱动芯片M之间的双滤波放大电路(10)和逻辑保护射极耦合式放大电路(20)；所述光束激发式逻辑放大电路主要由功率放大器P4，与非门IC1，与非门IC2，与非门IC3，负极与功率放大器P4的同相端相连接、正极经光二极管D3后接地的极性电容C13，一端与极性电容C13的正极相连接、另一端经二极管D4后接地的电阻R17，正极与电阻R17和二极管D4的连接点相连接、负极接地的极性电容C15，一端与与非门IC4的负极输入端相连接、另一端与功率放大器P4的同相端相连接的电阻R18，串接在功率放大器P4的反相端与输出端之间的电阻R19，一端与与非门IC4的输出端相连接、另一端与与非门IC6的负极输入端相连接的电阻R20，正极与与非门IC5的输出端相连接、负极与与非门IC6的负极输入端相连接的电容C14，以及一端与极性电容C15的正极相连接、另一端与与非门IC5的负极输入端相连接的电阻R21组成；所述与非门IC4的正极输入端与功率放大器P4的反相端相连接，其输出端与与非门IC5的正极输入端相连接；与非门IC6的正极输入端与功率放大器P4的输出端相连接，其输出端则与功率驱动放大电路(30)相连接；功率放大器P4的输出端则与自锁光激发电路相连接，其同相端与自举电路相连接；所述双滤波放大电路(10)由三极管VT101，三极管VT102，三极管VT103，三极管VT104，三极管VT105，三极管VT106，三极管VT107，运算放大器P101，运算放大器P102，运算放大器P103，一端作为输入端、另一端与三极管VT107的基极相连接的电阻R101，与电阻R101并联的电容C101，一端与三极管VT107的基极相连接、另一端经电阻R105后与三极管VT107的发射极相连接的电阻R103，一端与三极管VT107的基极相连接、另一端经电阻R104后与三极管VT107的集电极相连接的电阻R102，正极与三极管VT107的发射极相连接、负极与电阻R103和电阻R105的连接点相连接的电容C104，串接在三极管VT101的基极与发射极之间的电阻R114，一端接地、另一端与三极管VT102的基极相连接的电阻R113，P极与三极管VT103的基极相连接、N极经电容C103后与三极管VT107的集电极相连接的二极管D101，P极经二极管D102后与二极管D101的N极相连接、N极与三极管VT106的基极相连接的二极管D103，串接在三极管VT106的基极与集电极之间的电阻R111，一端接地、另一端与三极管VT104的发射极相连接的电阻R112，负极接地、正极经电阻R106后与电容C104的正极相连接的电容C105，一端与电容C105的正极相连接、另一端与运算放大器P101的负输入端相连接的电阻R108，一端与电容C105的正极相连接、另一端与运算放大器P101的输出端相连接的电阻R107，串接在运算放大器P101的负输入端与输出端之间的电容C106，负极接地、正极与运算放大器P102的正输入端相连接的电容C108，负极经电阻R109后与运算放大器P101的输出端相连接、正极与运算放大器P102的负输入端相连接的电容C107，一端与电容C107的负极相连接、另一端与电容C108的正极相连接的电阻R110，负极与三极管VT107的基极相连接、正极经电阻R115后与三极管VT104的发射极相连接的电容C102，负极接地、正极经电阻R116后与电阻R102和电阻R104的连接点相连接的电容C109，一端与电容C109的正极相连接、另一端与运算放大器P103的负输入端相连接的电阻R118，一端与电容C109的正极相连接、另一端与运算放大器P103的正输入端相连接的电阻R117，以及串接在运算放大器P103的负输入端与输出端之间的电容C110组成；其中，电容C104的负极还同时与三极管VT106的集电极和三极管VT105的集电极相连接，三极管VT101的发射极、三极管VT103的集电极和三极管VT104的集电极均与运算放大器P103的输出端相连接，运算放大器P103的正输入端接地，三极管VT101的基极与三极管VT102的发射极相连接，三极管VT101的集电极与三极管VT102的基极相连接，三极管VT102的集电极与三极管VT103的基极相连接，三极管VT103的发射极与三极管VT104的基极相连接，三极管VT104的发射极与三极管VT105的发射极相连接，三极管VT105的基极与三极管VT106的发射极相连接，运算放大器P101的正输入端接地，电容C107的正极还同时与运算放大器P102的输出端以及二极管D101的N极相连接，所述三极管VT104的发射极作为输出端且与驱动芯片M的TD管脚相连接；所述逻辑保护射极耦合式放大电路(20)主要由三极管Q5，三极管Q6，功率放大器P5，功率放大器P6，串接在功率放大器P5的反相端与输出端之间的电阻R23，串接在功率放大器P6的同相端与输出端之间的极性电容C18，串接在功率放大器P5的同相端与三极管Q5的集电极之间的电阻R22，串接在三极管Q5的集电极与三极管Q6的基极之间的电阻R24，与电阻R24相并联的电容C17，负极与功率放大器P5的同相端相连接、正极经电阻R25后与三极管Q5的发射极相连接的极性电容C16，串接在三极管Q6的基极与极性电容C16的正极之间的电阻R26，正极与三极管Q6的发射极相连接、负极顺次经稳压二极管D5和电阻R27后与功率放大器P5的输出端相连接的电容C19，P极与功率放大器P6的输出端相连接、N极经电阻R29和电阻R28后与稳压二极管D5与电阻R27的连接点相连接的二极管D6，以及P极与电容C19的负极相连接、N极与二极管D6与电阻R29的连接点相连接的稳压二极管D7组成；所述三极管Q5的基极与极性电容C16的正极相连接，其发射极与三极管Q6的发射极相连接，其集电极与功率放大器P5的反相端相连接；三极管Q6的集电极与功率放大器P6的反相端相连接，功率放大器P6的同相端与功率放大器P5的输出端相连接；所述极性电容C16的正极与功率驱动放大电路(30)的输出端相连接，而电阻R29与电阻R28的连接点则与电阻R101的输入端相连接。