[发明专利]逻辑保护耦合式放大式三滤波混合型栅极驱动系统

摘要

本发明公开了逻辑保护耦合式放大式三滤波混合型栅极驱动系统，主要由驱动芯片M，驱动电路和自激混合电路组成；还设置有同相交流信号放大电路、自锁光激发电路、逻辑保护射极耦合式放大电路以及三滤波放大电路。本发明能够很好的对电路中的杂波进行过滤，大大提高了产品的精准性与适用范围，还能根据外部光照条件来自动激发驱动芯片M的相关功能，无需增加额外的启动装置，因此其功耗较低，其启动时间仅为传统栅极驱动电路启动时间的1/4，其启动时间极短。

主权项

逻辑保护耦合式放大式三滤波混合型栅极驱动系统，主要由驱动芯片M，以及与驱动芯片M相连接的驱动电路和自激混合电路组成；所述自激混合电路由与驱动芯片M相连接的同相交流信号放大电路，与同相交流信号放大电路相连接的自锁光激发电路，以及该自锁光激发电路相连接的自举电路组成；其中，自锁光激发电路由或非门IC1，或非门IC2，或非门IC3，一端与功率放大器P1的正极输入端相连接、另一端经电位器R5后接地的光电池CDS，以及串接在或非门IC3的正极输入端与输出端之间的电容C3组成；所述或非门IC1的正极输入端与光电池CDS与电位器R5的连接点相连接，其负极输入端与或非门IC2的输出端相连接，而其输出端则与或非门IC2的正极输入端相连接；或非门IC3的输出端与同相交流信号放大电路相连接，或非门IC2的负极输入端与自举电路相连接，其特征在于，在或非门IC2的输出端与或非门IC3的负极输入端之间串接有三滤波放大电路(10)和逻辑保护射极耦合式放大电路(20)；所述三滤波放大电路(10)由三极管VT101，三极管VT102，三极管VT103，三极管VT104，三极管VT105，三极管VT106，三极管VT107，运算放大器P101，运算放大器P102，运算放大器P103，运算放大器P104，一端作为输入端、另一端与三极管VT107的基极相连接的电阻R101，与电阻R101并联的电容C101，一端与三极管VT107的基极相连接、另一端经电阻R105后与三极管VT107的发射极相连接的电阻R103，一端与三极管VT107的基极相连接、另一端经电阻R104后与三极管VT107的集电极相连接的电阻R102，正极与三极管VT107的发射极相连接、负极与电阻R103和电阻R105的连接点相连接的电容C104，串接在三极管VT101的基极与发射极之间的电阻R114，一端接地、另一端与三极管VT102的基极相连接的电阻R113，P极与三极管VT103的基极相连接、N极经电容C103后与三极管VT107的集电极相连接的二极管D101，P极经二极管D102后与二极管D101的N极相连接、N极与三极管VT106的基极相连接的二极管D103，一端与三极管VT106的基极相连接、另一端与运算放大器P104的输出端相连接的电阻R111，一端接地、另一端与三极管VT104的发射极相连接的电阻R112，负极接地、正极经电阻R106后与电容C104的正极相连接的电容C105，一端与电容C105的正极相连接、另一端与运算放大器P101的负输入端相连接的电阻R108，一端与电容C105的正极相连接、另一端与运算放大器P101的输出端相连接的电阻R107，串接在运算放大器P101的负输入端与输出端之间的电容C106，负极接地、正极与运算放大器P102的正输入端相连接的电容C108，负极经电阻R109后与运算放大器P101的输出端相连接、正极与运算放大器P102的负输入端相连接的电容C107，一端与电容C107的负极相连接、另一端与电容C108的正极相连接的电阻R110，负极与三极管VT107的基极相连接、正极经电阻R115后与三极管VT104的发射极相连接的电容C102，负极接地、正极经电阻R116后与电阻R102和电阻R104的连接点相连接的电容C109，一端与电容C109的正极相连接、另一端与运算放大器P103的负输入端相连接的电阻R118，一端与电容C109的正极相连接、另一端与运算放大器P103的正输入端相连接的电阻R117，串接在运算放大器P103的负输入端与输出端之间的电容C110，负极接地、正极经电阻R119后与电容C104的负极相连接的电容C111，一端与电容C111的正极相连接、另一端与运算放大器P104的负输入端相连接的电阻R121，一端与电容C111的正极相连接、另一端与运算放大器P104的输出端相连接的电阻R120，以及串接在运算放大器P104的负输入端与输出端之间的电容C112组成；其中，电容C104的负极还同时与三极管VT106的集电极和三极管VT105的集电极相连接，三极管VT101的发射极、三极管VT103的集电极和三极管VT104的集电极均与运算放大器P103的输出端相连接，运算放大器P103的正输入端接地，三极管VT101的基极与三极管VT102的发射极相连接，三极管VT101的集电极与三极管VT102的基极相连接，三极管VT102的集电极与三极管VT103的基极相连接，三极管VT103的发射极与三极管VT104的基极相连接，三极管VT104的发射极与三极管VT105的发射极相连接，三极管VT105的基极与三极管VT106的发射极相连接，运算放大器P101的正输入端接地，电容C107的正极还同时与运算放大器P102的输出端以及二极管D101的N极相连接，运算放大器P104的正输入端接地，所述三极管VT104的发射极作为输出端且与或非门IC3的负极输入端相连接；该逻辑保护射极耦合式放大电路(20)主要由三极管Q2，三极管Q3，功率放大器P2，功率放大器P3，串接在功率放大器P2的负极输入端与输出端之间的电阻R10，串接在功率放大器P3的正极输入端与输出端之间的极性电容C15，串接在功率放大器P2的正极输入端与三极管Q2的集电极之间的电阻R9，串接在三极管Q2的集电极与三极管Q3的基极之间的电阻R11，与电阻R11相并联的电容C9，负极与功率放大器P2的正极输入端相连接、正极经电阻R12后与三极管Q2的发射极相连接的极性电容C8，串接在三极管Q3的基极与极性电容C8的正极之间的电阻R13，正极与三极管Q3的发射极相连接、负极顺次经稳压二极管D2和电阻R14后与功率放大器P2的输出端相连接的电容C10，P极与功率放大器P3的输出端相连接、N极经电阻R16和电阻R15后与稳压二极管D2与电阻R14的连接点相连接的二极管D3，以及P极与电容C10的负极相连接、N极与二极管D3与电阻R16的连接点相连接的稳压二极管D4组成；所述三极管Q2的基极与极性电容C8的正极相连接，其发射极与三极管Q3的发射极相连接，其集电极与功率放大器P2的负极输入端相连接；三极管Q3的集电极与功率放大器P3的负极输入端相连接，功率放大器P3的正极输入端与功率放大器P2的输出端相连接；极性电容C8的正极与或非门IC2的输出端相连接，而电阻R16与电阻R15的连接点则与电阻R101的输入端相连接。