[发明专利]基于多级功率放大电路的LED滤波放大漏极驱动系统

摘要

本发明公开了基于多级功率放大电路的LED滤波放大漏极驱动系统，主要由分压开关电路，功率放大电路以及与分压开关电路相连接的控制开关电路组成，还设置有光束激发式逻辑放大电路和滤波放大电路，而在功率放大电路与光束激发式逻辑放大电路之间则串接有逻辑保护射极耦合式放大电路。本发明能够更好的对信号进行过滤与放大，大大提高了产品的适应能力与精准性，其整体结构较为简单，而且其功耗较低，其启动时间仅为传统漏极驱动电路启动时间的1/5。

主权项

基于多级功率放大电路的LED滤波放大漏极驱动系统，主要由分压开关电路，功率放大电路以及与分压开关电路相连接的控制开关电路组成，其特征在于，在控制开关电路与功率放大电路之间串接有光束激发式逻辑放大电路，而在功率放大电路与光束激发式逻辑放大电路之间则串接有串联设置的滤波放大电路(10)和逻辑保护射极耦合式放大电路(20)；所述功率放大电路由功率放大器P1，功率放大器P2，功率放大器P3，串接在功率放大器P1的输出端与负极输入端之间的电阻R9和电容C2，串接在功率放大器P2的输出端与正极输入端之间的电阻R10和电容C3，串接在功率放大器P3的输出端与正极输入端之间的电阻R14，一端与功率放大器P1的输出端相连接、另一端与功率放大器P3的正极输入端相连接的电阻R11，一端与功率放大器P2的输出端相连接、另一端与功率放大器P3的负极输入端相连接的电阻R12，一端与功率放大器P3的负极输入端相连接、另一端接地的电阻R13，以及一端与功率放大器P3的负极输入端相连接、另一端接地的电容C4组成；所述滤波放大电路(10)由三极管VT101，三极管VT102，三极管VT103，三极管VT104，三极管VT105，三极管VT106，三极管VT107，运算放大器P101，运算放大器P102，一端作为输入端、另一端与三极管VT107的基极相连接的电阻R101，与电阻R101并联的电容C101，一端与三极管VT107的基极相连接、另一端经电阻R105后与三极管VT107的发射极相连接的电阻R103，一端与三极管VT107的基极相连接、另一端经电阻R104后与三极管VT107的集电极相连接的电阻R102，正极与三极管VT107的发射极相连接、负极与电阻R103和电阻R105的连接点相连接的电容C104，串接在三极管VT101的基极与发射极之间的电阻R114，一端接地、另一端与三极管VT102的基极相连接的电阻R113，P极与三极管VT103的基极相连接、N极经电容C103后与三极管VT107的集电极相连接的二极管D101，P极经二极管D102后与二极管D101的N极相连接、N极与三极管VT106的基极相连接的二极管D103，串接在三极管VT106的基极与集电极之间的电阻R111，一端接地、另一端与三极管VT104的发射极相连接的电阻R112，负极接地、正极经电阻R106后与电容C104的正极相连接的电容C105，一端与电容C105的正极相连接、另一端与运算放大器P101的负输入端相连接的电阻R108，一端与电容C105的正极相连接、另一端与运算放大器P101的输出端相连接的电阻R107，串接在运算放大器P101的负输入端与输出端之间的电容C106，负极接地、正极与运算放大器P102的正输入端相连接的电容C108，负极经电阻R109后与运算放大器P101的输出端相连接、正极与运算放大器P102的负输入端相连接的电容C107，一端与电容C107的负极相连接、另一端与电容C108的正极相连接的电阻R110，以及负极与三极管VT107的基极相连接、正极经电阻R115后与三极管VT104的发射极相连接的电容C102组成；其中，电容C104的负极还同时与三极管VT106的集电极和三极管VT105的集电极相连接，三极管VT101的发射极、三极管VT103的集电极和三极管VT104的集电极均与电阻R102和电阻R104的连接点相连接，三极管VT101的基极与三极管VT102的发射极相连接，三极管VT101的集电极与三极管VT102的基极相连接，三极管VT102的集电极与三极管VT103的基极相连接，三极管VT103的发射极与三极管VT104的基极相连接，三极管VT104的发射极与三极管VT105的发射极相连接，三极管VT105的基极与三极管VT106的发射极相连接，运算放大器P101的正输入端接地，电容C107的正极还同时与运算放大器P102的输出端以及二极管D101的N极相连接，所述三极管VT104的发射极作为输出端；所述光束激发式逻辑放大电路主要由功率放大器P4，与非门IC1，与非门IC2，与非门IC3，负极与功率放大器P4的正极输入端相连接、正极经光二极管D3后接地的极性电容C5，一端与极性电容C5的正极相连接、另一端经二极管D4后接地的电阻R15，正极与电阻R15和二极管D4的连接点相连接、负极接地的极性电容C7，一端与与非门IC1的负极输入端相连接、另一端与功率放大器P4的正极输入端相连接的电阻R16，串接在功率放大器P4的负极输入端与输出端之间的电阻R17，一端与与非门IC1的输出端相连接、另一端与与非门IC3的负极输入端相连接的电阻R18，正极与与非门IC2的输出端相连接、负极与与非门IC3的负极输入端相连接的电容C6，以及一端与极性电容C7的正极相连接、另一端与与非门IC2的负极输入端相连接的电阻R19组成；所述与非门IC1的正极输入端与功率放大器P4的负极输入端相连接，其输出端与与非门IC2的正极输入端相连接；与非门IC3的正极输入端与功率放大器P的输出端相连接，其输出端分别与功率放大器P1的负极输入端和功率放大器P2的正极输入端相连接；所述功率放大器P1的正极输入端与功率放大器P4的输出端相连接，功率放大器P2的负输入端与三极管VT104的发射极相连接；所述极性电容C5和极性电容C7则分别与控制开关电路相连接；所述逻辑保护射极耦合式放大电路(20)由三极管Q5，三极管Q6，功率放大器P5，功率放大器P6，串接在功率放大器P5的负极输入端与输出端之间的电阻R20，串接在功率放大器P6的正极输入端与输出端之间的极性电容C10，串接在功率放大器P5的正极输入端与三极管Q5的集电极之间的电阻R27，串接在三极管Q5的集电极与三极管Q6的基极之间的电阻R21，与电阻R21相并联的电容C9，负极与功率放大器P5的正极输入端相连接、正极经电阻R22后与三极管Q5的发射极相连接的极性电容C8，串接在三极管Q6的基极与极性电容C8的正极之间的电阻R23，正极与三极管Q6的发射极相连接、负极顺次经稳压二极管D5和电阻R24后与功率放大器P5的输出端相连接的电容C11，P极与功率放大器P6的输出端相连接、N极经电阻R26和电阻R25后与稳压二极管D5与电阻R24的连接点相连接的二极管D6，以及P极与电容C11的负极相连接、N极与二极管D6与电阻R26的连接点相连接的稳压二极管D7组成；所述三极管Q5的基极与极性电容C8的正极相连接，其发射极与三极管Q6的发射极相连接，其集电极与功率放大器P5的负极输入端相连接；三极管Q6的集电极与功率放大器P6的负极输入端相连接，功率放大器P6的正极输入端与功率放大器P5的输出端相连接；所述极性电容C8的正极与与非门IC2的输出端相连接，电阻R26与电阻R25的连接点则与电阻R101的输入端相连接。