[发明专利]高速缓存路预测有效
| 申请号： | 201510329085.2 | 申请日： | 2015-06-15 |
| 公开（公告）号： | CN105224476B | 公开（公告）日： | 2018-12-18 |
| 发明（设计）人： | J·L·瑞德福特;M·G·佩尔金斯 | 申请（专利权）人： | 亚德诺半导体集团 |
| 主分类号： | G06F12/0895 | 分类号： | G06F12/0895 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人： | 刘倜 |
| 地址： | 百慕大群岛(*** | 国省代码： | 百慕大群岛;BM |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开涉及高速缓存路预测。在示例中，提供了用于预测在多路高速缓存中请求的内存地址更可能被保留在哪一路的系统和方法基于由其访问的最后的路，如果指定地址寄存器可用。如果不可用，那么系统可以确定没有最好的预测可用。在这种情况下，每路都是可读的，且多余的值被忽略，或高速缓存填充被适时地执行。在某些实施方案中，在基址加偏移量寻址模式中，只有加法运算的最低有效位的一部分被用于路预测。这使得在全宽加法完成前做出决定，使时钟周期长度不会不必要地由预测操作加长。 | ||
| 搜索关键词： | 预测 高速缓存路 高速缓存 可用 地址寄存器 加法运算 内存地址 时钟周期 寻址模式 不可用 路预测 偏移量 有效位 多路 基址 加长 可读 加法 填充 保留 访问 | ||
【主权项】：
1.一种计算系统，包括：处理器；包括N个高速缓存路的高速缓存；寄存器；和电路和逻辑，操作用来通知所述处理器以：从所述高速缓存访问值，包括从多路读取值和仅保留来自路W的值；和将W编码在所述寄存器的路位中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于亚德诺半导体集团，未经亚德诺半导体集团许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510329085.2/，转载请声明来源钻瓜专利网。
- 上一篇：充电方法
- 下一篇：使用本地语义评分进行位置感知的系统、方法和装置
