[发明专利]高电压阈值器件的传输门及其后续下拉电路结构有效

专利信息
申请号: 201510341803.8 申请日: 2015-06-18
公开(公告)号: CN106330172B 公开(公告)日: 2019-04-09
发明(设计)人: 耿彦;陈捷;朱恺 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司
主分类号: H03K19/0185 分类号: H03K19/0185
代理公司: 北京市磐华律师事务所 11336 代理人: 董巍;高伟
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种传输门及其下拉电路结构,包括并联在信号输入端和信号输出端之间的第一NMOS晶体管和PMOS晶体管,其中所述PMOS晶体管的衬底连接到电源电压且所述第一NMOS晶体管的衬底连接到地,所述第一NMOS晶体管连接到第一信号针,PMOS晶体管的栅极连接到第二信号针,其特征在于:第一NMOS晶体管为本征NMOS晶体管,且包括串联在信号输出端与地之间的栅极与漏极直连的第二NMOS晶体管以及第三NMOS晶体管,所述第三NMOS晶体管的栅极连接到第二信号针。本发明针对高电压阈值器件电路,能够使得具有本征NMOS晶体管的传输门电路即使在较低的电源电压下且输入信号为不满幅的情况下保持在上升沿和下降沿顺利导通,有效地发挥逻辑功能。并且,添加栅漏直连的NMOS晶体管的下拉电路能够在较大的电源电压范围内有效地减少漏电流。
搜索关键词: 电压 阈值 器件 传输 及其 后续 下拉 电路 结构
【主权项】:
1.一种传输门及其下拉电路结构,包括并联在信号输入端和信号输出端之间的第一NMOS晶体管和PMOS晶体管,以及信号输出端与地之间的第二NMOS晶体管,其中所述PMOS晶体管的衬底连接到电源电压且所述第一NMOS晶体管的衬底连接到地,所述第一NMOS晶体管的漏极和PMOS晶体管的漏极与信号输入端相连,所述第一NMOS晶体管的源极、PMOS晶体管的源极和第二NMOS晶体管的漏极与信号输出端相连,所述第二NMOS晶体管的源极连接到地,所述第一NMOS晶体管的栅极连接到第一信号针,所述PMOS晶体管和第二NMOS晶体管的栅极连接到第二信号针,所述第二信号针与第一信号针的逻辑电平高低相反,其特征在于:所述第一NMOS晶体管为本征NMOS晶体管。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201510341803.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top