[发明专利]一种模拟集成电路约束提取方法及系统有效
| 申请号： | 201510355826.4 | 申请日： | 2015-06-24 |
| 公开（公告）号： | CN106326507B | 公开（公告）日： | 2019-07-16 |
| 发明（设计）人： | 吴玉平;陈岚;张学连 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 北京维澳专利代理有限公司 11252 | 代理人： | 党丽;江怀勤 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种模拟集成电路约束提取方法及系统，所述方法包括：提供模拟集成电路初始电路设计；提取模拟电路版图约束：根据电流流经顺序对划入直流通路内的器件进行排序；根据信号流经顺序对划入信号流路径内的直流通路进行排序；提取模拟电路设计优化约束：将直流通路内的器件的栅宽设定在预定范围内，将直流通路内所有器件的栅宽之和作为直流通路的等效栅宽，设定信号流路径内各直流通路的等效栅宽在预定范围内；根据所述模拟电路设计优化约束对模拟电路设计进行优化；根据所述模拟电路设计优化结果及模拟电路版图约束提取版图设计约束。该方法能有效减小根据其设计出的集成电路的寄生电阻以及连线寄生效应，达到集成电路设计的预期目标。 | ||
| 搜索关键词： | 一种 模拟 集成电路 约束 提取 方法 系统 | ||
【主权项】：
1.一种模拟集成电路约束提取方法，其特征在于，包括：提供模拟集成电路初始电路设计；提取模拟电路版图约束：根据电流流经顺序对划入直流通路内的器件进行排序；根据信号流经顺序对划入信号流路径内的直流通路进行排序；提取模拟电路设计优化约束：将直流通路内的器件的栅宽设定在预定范围内，将直流通路内所有器件的栅宽之和作为直流通路的等效栅宽，设定信号流路径内各直流通路的等效栅宽在预定范围内；根据所述模拟电路设计优化约束对模拟电路设计进行优化；根据所述模拟电路设计优化结果及模拟电路版图约束提取版图设计约束。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510355826.4/，转载请声明来源钻瓜专利网。
