[发明专利]线性化的晶体管合成电感

摘要

本发明提供了一种线性化的晶体管合成电感，包括第一跨导放大器，第二跨导放大器，第一电流镜，第二电流镜，第三电流镜，反馈电容，可调电阻，第一可调电流源，第二可调电压源。其中两个跨导放大器交叉连接构成回转器，回转器能够把第二跨导放大器的输入电容回转成等效电感。可调电阻用于提高晶体管合成电感的等效电感值与品质因子Q值。第一电流镜中的一个MOS晶体管与第一跨导放大器中的一个晶体管连接构成电路复用的负阻网络，提高了Q值。采用反馈电容与三个电流镜构成的前向反馈电流源，改善了电感的1‑dB压缩点和总谐波失真。本发明电感可应用于放大器中，提高放大器的线性度，并且当输入信号的幅度变化时，放大器的增益稳定。

主权项

一种线性化的晶体管合成电感，其特征在于，包括：第一跨导放大器，第二跨导放大器，第一电流镜，第二电流镜，第三电流镜，反馈电容，可调电阻，第一可调电流源，第二可调电流源，所述第一跨导放大器的输入端为线性化的晶体管合成电感的输入端，并连接第二跨导放大器的输出端，第一跨导放大器的输出端通过可调电阻连接第二跨导放大器的输入端，所述可调电阻的第一端连接第一跨导放大器的输出端，可调电阻的第二端连接第二跨导放大器的输入端，所述第一跨导放大器、第二跨导放大器分别为负跨导放大器与正跨导放大器，两个跨导放大器交叉连接构成回转器，回转器把第二跨导放大器的等效输入电容回转为等效电感；所述第一电流镜的第一端与第二电流镜的第二端连接，第一电流镜的第二端连接线性化的晶体管合成电感的输入端，第一电流镜的镜像连接点与第一跨导放大器连接构成电路复用的负阻网络，第二电流镜的第一端连接第三电流镜的第二端，第三电流镜的第一端连接第一可调电流源，所述反馈电容的第一端连接第二跨导放大器的输入端，反馈电容的第二端连接第三电流镜的镜像连接点，所述第二可调电流源连接第一跨导放大器的输出端，第一可调电流源、第二可调电流源皆为电压控制电流源，它们的输出偏置电流可调节，所述第一电流镜、第二电流镜、第三电流镜与反馈电容构成前向反馈电流源；其中，第一跨导放大器由第一双极型晶体管(Q1)与第三双极型晶体管(Q3)构成，为负跨导放大器；第二跨导放大器由第二双极型晶体管(Q2)构成，为正跨导放大器；可调电阻由第九NMOS管(MR)与第一电阻(Rf)构成；正跨导放大器与负跨导放大器构成回转器；第一NMOS管(M1)用于为第二双极型晶体管(Q2)提供偏置电流；第二PMOS管(M2)构成第二可调电流源，用于为第一双极型晶体管(Q1)与第三双极型晶体管(Q3)的集电极提供偏置电流，调节第二PMOS管(M2)栅极偏置电压的大小，可调节有源电感的Q值和电感值；第一双极型晶体管(Q1)的基极为第一跨导放大器的输入端，并作为该线性化的晶体管合成电感的输入端，第一双极型晶体管(Q1)的发射极接地，第一双极型晶体管(Q1)的集电极同时连接第三双极型晶体管(Q3)的发射极和第一NMOS管(M1)的栅极，第一双极型晶体管(Q1)的基极与第一NMOS管(M1)的漏极连接，第一NMOS管(M1)与第一双极型晶体管(Q1)形成交叉连接，构成电路复用的负阻网络；第三双极型晶体管(Q3)的基极连接偏置电压源VB3，第三双极型晶体管(Q3)的集电极为第一跨导放大器的输出端，同时连接第二PMOS管(M2)的漏极和第九NMOS管(MR)的源极以及第一电阻(Rf)第二端，第二双极型晶体管(Q2)的基极为第二跨导放大器的输入端，同时连接第一电阻(Rf)第一端和第九NMOS管(MR)的漏极，第二双极型晶体管(Q2)的集电极连接电源电压，第二双极型晶体管(Q2)的发射极为第二跨导放大器的输出端，同时连接第一双极型晶体管(Q1)的基极与第一NMOS管(M1)的漏极，第一NMOS管(M1)的源极接地；第二PMOS管(M2)的源极连接电源电压，栅极连接第二可调电压源Vtune2，调节Vtune2的大小，可调节有源电感的Q值和电感值；第九NMOS管(MR)的栅极连接第三可调电压源Vtune3，改变Vtune3可改变有源电感的等效电感值与Q值；其中，第一电流镜由第一NMOS管(M1)与第三NMOS管(M3)构成，第二电流镜由第四PMOS管(M4)、第五PMOS管(M5)与第一电容(C1)构成，第三电流镜由第六NMOS管(M6)、第七NMOS管(M7)与第二电阻(Rg)构成；第八PMOS管(M8)构成第一可调电流源，为第三电流镜提供基准电流，调节第八PMOS管(M8)栅极偏置电压的大小，可对有源电感的电感值和Q值进行调节；第二电容(C2)为反馈电容，第一电流镜、第二电流镜、第三电流镜与反馈电容(C2)构成前向反馈电流源；第三NMOS管(M3)的漏极是第一电流镜的第一端，为第一电流镜提供基准电流，第一NMOS管(M1)的漏极是第一电流镜的第二端，为第一电流镜的镜像电流端，第一NMOS管(M1)的栅极同时连接第三NMOS管(M3)的栅极与漏极，第三NMOS管(M3)的源极接地，第三NMOS管(M3)的漏极连接第四PMOS管(M4)的漏极，第五PMOS管(M5)的漏极是第二电流镜的第一端，为第二电流镜提供基准电流，第四PMOS管(M4)的漏极是第二电流镜的第二端，为第二电流镜的镜像电流端，第四PMOS管(M4)的源极连接电源电压，第四PMOS管(M4)的栅极同时连接第五PMOS管(M5)的栅极、漏极和第一电容(C1)第一端，第一电容(C1)第二端接地，第五PMOS管(M5)的源极连接电源电压，第七NMOS管(M7)的漏极是第三电流镜的第一端，为第三电流镜提供基准电流，第六NMOS管(M6)的漏极是第三电流镜第二端，为第三电流镜的镜像电流端，第六NMOS管(M6)的栅极为镜像连接点，第六NMOS管(M6)的漏极连接第五PMOS管(M5)的漏极，第六NMOS管(M6)的源极接地，第六NMOS管(M6)的栅极同时连接第二电容(C2)第二端和第二电阻(Rg)的第一端，第二电阻(Rg)的第二端同时连接第七NMOS管(M7)的栅极与漏极，第七NMOS管(M7)的源极接地，第七NMOS管(M7)的漏极连接第八PMOS管(M8)的漏极，第八PMOS管(M8)的栅极连接第一可调电压源Vtune1，第八PMOS管(M8)的源极连接电源电压，第二电容(C2)第一端连接第二双极型晶体管(Q2)的基极。