[发明专利]半导体芯片托盘有效
申请号: | 201510363504.4 | 申请日: | 2015-06-26 |
公开(公告)号: | CN106169438B | 公开(公告)日: | 2020-01-21 |
发明(设计)人: | 崔锺喆;延圭珍;李燦勋;朴炯建 | 申请(专利权)人: | BIEMT有限公司 |
主分类号: | H01L21/683 | 分类号: | H01L21/683 |
代理公司: | 11225 北京金信知识产权代理有限公司 | 代理人: | 黄威;邓玉婷 |
地址: | 韩国*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种半导体芯片托盘,其设置为能够收纳多个半导体芯片,并能层叠多层,该托盘包括:托盘主体,在上表面凹陷形成有用于收纳半导体芯片的袋槽,在下表面形成有在工序中用于输送的真空吸附面;及真空吸附面,包含用于改善下表面中的真空吸附面的收缩现象的防缩槽。该半导体芯片托盘能够防止半导体芯片的脱离,即使在使用半导体芯片托盘的过程中因托盘自身的物理性质而产生弯曲或折弯等翘曲(war page)也能防止半导体芯片的脱离,该半导体芯片托盘当为具有在半导体芯片托盘的工序中用于吸附的真空吸附面的半导体芯片托盘时,能够改善在挤出成型中的收缩现象引起的真空吸附面和与之对应的上表面袋部的平整度缺陷,并能防止半导体芯片的脱离。 | ||
搜索关键词: | 半导体 芯片 托盘 | ||
【主权项】:
1.一种半导体芯片托盘,设置为能够收纳多个半导体芯片,并能层叠多层,包括:/n托盘主体,在上表面凹陷形成有用于收纳所述半导体芯片的袋槽,在下表面形成有在工序中用于输送的真空吸附面;及/n真空吸附面,包含用于改善所述下表面中的真空吸附面的收缩现象的防缩槽,其中,/n在所述托盘主体的上表面排列有基端部和至少一个上表面凹入部,所述上表面凹入部沿一方向长长地凹陷形成,所述基端部为未形成所述上表面凹入部的部分,所述袋槽以所述上表面凹入部为中心形成于两侧基端部上,并被凹陷形成为供所述半导体芯片横过所述凹入部而配置并收纳,所述上表面凹入部的形成深度比所述袋槽的深度深。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于BIEMT有限公司,未经BIEMT有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510363504.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造