[发明专利]一种制作镍硅化物的方法有效
申请号: | 201510367130.3 | 申请日: | 2015-06-29 |
公开(公告)号: | CN104952800B | 公开(公告)日: | 2018-01-02 |
发明(设计)人: | 鲍宇 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L21/28;H01L29/78 |
代理公司: | 上海天辰知识产权代理事务所(特殊普通合伙)31275 | 代理人: | 吴世华,陈慧弘 |
地址: | 201210 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种制作镍硅化物的方法,通过应用应力技术,在NMOS和PMOS上沉积具有相反应力的TiN作为NiPt的保护层,在后续的镍硅化物形成过程中,不同的应力经过反应以及相变被记忆下来,使形成的镍硅化物可对NMOS沟道施加拉应力,对PMOS沟道施加压应力,从而避免了在金属硅化物的形成过程中,引入应力层所带来的负面作用,改善了器件的性能;NMOS和PMOS覆盖的NiPt具有不同含量的Pt,可满足器件的不同要求;此外,在NMOS保留的SiN,可在去除其上的NiPt时,避免对S/D带来额外的损害。 | ||
搜索关键词: | 一种 制作 镍硅化物 方法 | ||
【主权项】:
一种制作镍硅化物的方法,其特征在于,包括以下步骤:步骤S01:提供一形成有NMOS和PMOS的半导体衬底,沉积一SiN层作为金属硅化物阻挡层,并选择性地去除PMOS上需要形成金属硅化物区域的SiN,即去除PMOS栅极和源/漏区域的SiN,保留NMOS上的SiN层;步骤S02:依次沉积一第一NiPt层和压应力第一TiN层,并选择性地去除NMOS上的第一TiN层、第一NiPt层,随后,选择性地去除NMOS上需要形成金属硅化物区域的SiN;步骤S03:沉积一第二NiPt层和拉应力第二TiN层,并选择性地去除PMOS上的第二TiN层、第二NiPt层;步骤S04:进行第一次退火,在需要形成金属硅化物的区域形成第一镍硅化物;步骤S05:去除第一、第二TiN层以及没有反应的第一、第二NiPt层;步骤S06:进行第二次退火,在需要形成金属硅化物的区域形成第二镍硅化物。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510367130.3/,转载请声明来源钻瓜专利网。
- 上一篇:功率半导体装置
- 下一篇:TFT基板结构的制作方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造