[发明专利]应用于单端SARADC的电容失配校准电路及其校准方法

摘要

本发明公开了一种应用于单端SAR ADC电容失配校准方法，可以校准SAR ADC的电容失配所引起的误差。该方法在模拟域只需要插入两对冗余电容，在数字域进行电容失配的补偿。其中含有两对冗余点电容的二进制电容DAC包括分段二进制电容DAC以及插入在分段电容MSB段最低位Cj的冗余电容Cjr+,Cjr‑，以及插入在LSB段中的冗余电容Cqr+,Cqr‑。冗余位计算模块将所插入的冗余位加入与其他正常位计算成N‑bit的有效输出。电容失配校准模块对输出结果进行电容失配的补偿。该校准方法在传统的SAR ADC结构中只加入了两对冗余电容，失配补偿的计算在数字域中进行，从而减小版图面积，以及模拟电路复杂度。

主权项

应用于单端SAR ADC的电容失配校准电路，其特征在于：包括二进制冗余校准电容阵列，比较器，单端SAR逻辑电路，冗余位计算模块，电容失配校准模块；所述二进制冗余校准电容阵列包括分段二进制电容阵列以及至少两对冗余电容，所述两对冗余电容包括插入在分段二进制电容阵列MSB段最低位Cj旁的冗余电容Cjr+和Cjr‑，以及插入在分段二进制电容阵列LSB段中任一位Cq旁的冗余电容Cqr+和Cqr‑；其中，冗余电容Cjr+、Cjr‑与Cj的电容值相同，冗余电容Cqr+、Cqr‑与Cq电容值相同；所述分段二进制电容阵列的最低位插入有Cd1和Cd2,Cd1和Cd2的电容值分别为单位电容Cu的1/2以及1/4；即所述二进制冗余校准电容阵列的分段电容的MSB段为CN‑1至Cj段，包括冗余电容Cjr+以及Cjr‑；二进制冗余校准电容阵列的分段电容的LSB段为Cj‑1至C0段，包括冗余电容Cqr+、Cqr‑以及Cd1和Cd2；其中，N为二进制冗余校准电容阵列的总位数；所述二进制冗余校准电容阵列的采样电容CS为CN‑1至Cj，包括一个与Cj大小相同的电容Cj0；即：CS=Σk=jN-1Ck+Cj0;]]>所述冗余位计算模块将两对冗余电容的冗余码加入到原始码DA中，得到经过补偿的输出值DB，所述原始码DA为二进制冗余校准电容阵列每一位输出的数字码：DB=Σk=0N-1DB,k×2k=Σk=0N-1DA,k×2k+Σk=j,q(sk++sk-)2k;]]>其中sk+，sk‑为冗余码的符号：sk+＝DA,k×DA,kr,所述电容失配校准模块对输出结果进行电容失配的补偿。